電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>基于CORDIC算法和FPGA的數(shù)字頻率校正的實(shí)現(xiàn)

基于CORDIC算法和FPGA的數(shù)字頻率校正的實(shí)現(xiàn)

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

CORDIC算法求助

請(qǐng)問CORDIC算法用verilog算法實(shí)現(xiàn)時(shí),角度累加器中的45度,26.56度,14.04度怎么跟verilog語言相對(duì)應(yīng)?
2015-07-11 20:18:57

FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)和優(yōu)化...

FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)和優(yōu)化方法介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)
2012-08-11 18:10:11

FPGA設(shè)計(jì)中必須掌握的Cordic算法

大多數(shù)工程師在碰到需要在 FPGA實(shí)現(xiàn)諸如正弦、余弦或開平方這樣的數(shù)學(xué)函數(shù)時(shí),首先會(huì)想到的是用查找表,可能再結(jié)合線性內(nèi)插或者冪級(jí)數(shù)(如果有乘法器可用)。不過對(duì)這種工作來說,CORDIC 算法
2019-09-19 09:07:16

數(shù)字頻率

`今年電賽出的F題數(shù)字頻率儀,大家都有思路了嗎?個(gè)人覺的,基本部分還好,發(fā)揮部分如果僅僅使用單片機(jī)很難實(shí)現(xiàn)。`
2015-08-12 12:58:35

數(shù)字頻率儀制作

稍后上傳 數(shù)字頻率儀制作的論文
2015-08-13 08:44:34

數(shù)字頻率計(jì)

數(shù)字頻率計(jì)的設(shè)計(jì)報(bào)告
2012-05-10 12:12:09

數(shù)字頻率計(jì)

基于51單片機(jī)的數(shù)字頻率計(jì),源程序及仿真
2012-05-20 20:09:20

數(shù)字頻率計(jì)怎么實(shí)現(xiàn)超量程的功能?

數(shù)字頻率計(jì)怎么實(shí)現(xiàn)超量程的功能
2017-04-14 08:42:43

數(shù)字頻率計(jì)的設(shè)計(jì)

哪位高人能幫忙用vhdl做個(gè)四位顯示數(shù)字頻率計(jì)要求1.可測(cè)頻率1--9999hz2.有開始暫停3.溢出報(bào)警4.四位數(shù)碼管顯示且能在實(shí)驗(yàn)箱上實(shí)現(xiàn)quartus||
2016-03-25 20:01:26

數(shù)字頻率計(jì)的設(shè)計(jì)與制作

各位大師請(qǐng)問誰有數(shù)字頻率計(jì)的設(shè)計(jì)與制作,原理圖和程序,能帶上PCB最好!!急求
2011-11-19 14:34:07

數(shù)字頻率討論 156682137群討論

數(shù)字頻率討論 156682137群討論,歡迎大家加入,嘿嘿嘿,集大家智慧
2015-08-12 10:09:05

[求助]數(shù)字頻率計(jì)的設(shè)計(jì)

我是大三的,現(xiàn)在要做一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)的課程設(shè)計(jì),希望各位前輩幫助。設(shè)計(jì)要求:該設(shè)計(jì)主要通過硬件電路實(shí)現(xiàn)頻率的測(cè)量。1.脈沖信號(hào)的產(chǎn)生。2.整流放大電路。3.計(jì)數(shù)電路。4.時(shí)基電路的設(shè)計(jì)。
2009-11-27 17:40:07

[求助]數(shù)字頻率計(jì)設(shè)計(jì)

     我是一大三測(cè)控專業(yè)的學(xué)生,我們微電子實(shí)習(xí)需要設(shè)計(jì)一數(shù)字頻率計(jì),個(gè)人由于能力限制,許多方面都還不是很明白,希望能得到
2008-12-12 19:01:39

【AC620 FPGA試用申請(qǐng)】基于fpga數(shù)字頻率計(jì)

本帖最后由 Harvestlamb 于 2017-7-24 17:44 編輯 項(xiàng)目名稱:基于fpga數(shù)字頻率計(jì)試用計(jì)劃:基于fpga數(shù)字頻率計(jì),能達(dá)到2015年全國大學(xué)生電子設(shè)計(jì)大賽頻率測(cè)量測(cè)技術(shù)指標(biāo)(100M),并且達(dá)到精準(zhǔn)測(cè)頻,誤差符合題目要求。
2017-06-19 15:32:34

【參考書籍】基于FPGA數(shù)字信號(hào)處理——高亞軍著

實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法的工程方法。本書將理論與實(shí)踐相結(jié)合,給出了相應(yīng)算法的硬件結(jié)構(gòu),并配有時(shí)序圖,以幫助讀者深入理解設(shè)計(jì)思路。第1章 現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)技術(shù)現(xiàn)狀1.1 FPGA已進(jìn)入
2012-04-24 09:33:23

什么是CORDIC算法?如何實(shí)現(xiàn)FPGA數(shù)字頻率校正?

收機(jī)擴(kuò)頻碼的捕獲以及數(shù)據(jù)解調(diào)性能的影響,從而提高接收機(jī)的性能。頻偏校正電路中通常需要根據(jù)給定相位產(chǎn)生余弦信號(hào)和正弦信號(hào),其中最重要的實(shí)現(xiàn)技術(shù)是CORDIC(CoordinateRotationDigitalComputer,坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī))算法
2019-09-19 07:17:19

基于8086的數(shù)字頻率計(jì)怎么實(shí)現(xiàn)?

七、基于PROTEUS實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)要求:1.可測(cè)方波信號(hào)頻率;2.通過LED數(shù)碼管顯示被測(cè)信號(hào)頻率;3.要求通過PROTUES完成此項(xiàng)功能,并完成PCB電路圖。
2020-03-17 04:35:22

基于FPGA數(shù)字三相鎖相環(huán)的基本原理分析

HDL硬件描述語言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明,優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源,并能快速、準(zhǔn)確地鎖定相位,具有良好的性能。關(guān)鍵詞:FPGA;三相鎖相環(huán);乘法復(fù)用;CORDIC
2019-06-27 07:02:23

基于FPGA數(shù)字穩(wěn)定校正單元的實(shí)現(xiàn)

便于改造實(shí)現(xiàn)。而信號(hào)處理的核心就是數(shù)字穩(wěn)定校正(DSU),DSU的主要作用就是消除發(fā)射信號(hào)的相位抖動(dòng),使接收信號(hào)具有相參性。在數(shù)字技術(shù)飛速發(fā)展的今天,信號(hào)處理的硬件實(shí)現(xiàn)主要有FPGA和DSP等來實(shí)現(xiàn)
2015-02-05 15:34:43

基于FPGA數(shù)字頻率計(jì)

最近學(xué)了一段時(shí)間的FPGA,求助大神,可以給我發(fā)一些關(guān)于基于FPGA數(shù)字頻率計(jì)的資料,做個(gè)小東西練練手1287368714@qq.com
2017-07-26 23:53:53

基于FPGA的數(shù)控振蕩器原理及設(shè)計(jì)方法

正余弦信號(hào)的實(shí)現(xiàn)過程,給出了在FPGA 中設(shè)計(jì)數(shù)控振蕩器的頂層電路結(jié)構(gòu),并根據(jù)算法特點(diǎn)在設(shè)計(jì)中引入流水線結(jié)構(gòu)設(shè)計(jì)。在正交數(shù)字混頻器中,采用數(shù)字頻率合成技術(shù),可以將數(shù)字處理延續(xù)到正交調(diào)制之后或正交解調(diào)
2021-07-15 08:00:00

基于FPGA的非線性校正設(shè)計(jì)方案

基于DSP在算法實(shí)現(xiàn)和調(diào)試方面更為方便[6]。因?yàn)橹懈叨说?b class="flag-6" style="color: red">FPGA支持軟CPU內(nèi)核(典型的如Nios),可以用高級(jí)語言(如C語言)進(jìn)行非線性校正算法的編程和調(diào)試,所以我們采用基于FPGA校正方案。數(shù)字
2018-07-30 18:09:06

基于fpga數(shù)字頻率計(jì)msp430單片機(jī)顯示

做的一個(gè)基于xilinx fpga的一個(gè)數(shù)字頻率計(jì),用單片機(jī)顯示
2015-09-30 11:38:23

基于vhdl數(shù)字頻率計(jì)

有哪個(gè)大神會(huì)基于VHDL數(shù)字頻率計(jì)的設(shè)計(jì)與仿真嗎求求求
2020-03-30 23:14:40

基于改進(jìn)的CORDIC算法的FFT復(fù)乘及其FPGA實(shí)現(xiàn)

/1310381683_9c1e357a.gif]3.3 模校正因子的實(shí)現(xiàn)基本CORDIC算法中在n級(jí)迭代執(zhí)行之后,被旋轉(zhuǎn)向量的模已經(jīng)被改變了,算法的完全實(shí)現(xiàn)應(yīng)該附加一個(gè)模校正環(huán)節(jié),即Xn、Yn乘以模校正因子。對(duì)于
2011-07-11 21:32:29

怎么利用CORDIC算法FPGA實(shí)現(xiàn)高速自然對(duì)數(shù)變換器?

本文利用CORDIC算法FPGA實(shí)現(xiàn)了高速自然對(duì)數(shù)變換器。
2021-04-30 06:05:22

急求一個(gè)關(guān)于 數(shù)字頻率設(shè)計(jì) 的Multisim文件。

本帖最后由 一點(diǎn)兒哈哈哈 于 2016-6-22 17:08 編輯 任務(wù):數(shù)字頻率設(shè)計(jì)采用數(shù)字集成電路設(shè)計(jì)實(shí)現(xiàn)數(shù)字頻率計(jì),采用虛擬仿真軟件進(jìn)行仿真調(diào)試并采用Protel 99/Altium
2016-06-22 17:05:40

求助基于FPGA數(shù)字頻率計(jì)各種資料

求助基于FPGA數(shù)字頻率計(jì)怎么做
2015-08-13 09:11:07

萌新求助,求一個(gè)單片機(jī)實(shí)現(xiàn)數(shù)字頻率計(jì)的方案

萌新求助,求一個(gè)單片機(jī)實(shí)現(xiàn)數(shù)字頻率計(jì)的方案
2021-11-08 07:36:08

請(qǐng)問能不能用CORDIC算法代替ROM表,用FPGA實(shí)現(xiàn)CORDIC算法來控制AD9910?

正在做一個(gè)課題,用FPGA控制AD9910,但是本人想把基于ROM表的改成基于CORDIC算法的,這樣還能不能用FPGA實(shí)現(xiàn)控制AD9910,理論上應(yīng)該可以的,但是不知道這樣有沒有意義一般都是直接用
2018-12-01 08:47:01

采用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成器設(shè)計(jì)

西安交通大學(xué)電信學(xué)院 周俊峰 陳濤摘要:介紹了Altera公司的即FPGA器件ACEXEPlK50的主要特點(diǎn),給出了由ACEXEPlK50實(shí)現(xiàn)直接數(shù)字頻率合成的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和改進(jìn)優(yōu)化
2019-06-18 06:05:34

數(shù)字頻率計(jì)測(cè)頻率的基本原理

了解數(shù)字頻率計(jì)測(cè)頻率與測(cè)周期的基本原理;熟練掌握數(shù)字頻率計(jì)的設(shè)計(jì)與調(diào)試方法及減小測(cè)量誤差的方法。[重點(diǎn)與難點(diǎn)]重點(diǎn):數(shù)字頻率計(jì)的組成框圖和波形圖。難點(diǎn):
2008-12-01 14:36:48508

基于FPGA數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種運(yùn)用FPGA開發(fā)軟件Quartus II設(shè)計(jì)的數(shù)字頻率計(jì)。該數(shù)字頻率計(jì)的1 Hz~1 MHz輸入被測(cè)脈沖信號(hào)具有頻率測(cè)量、周期測(cè)量、脈寬測(cè)量和占空比測(cè)量等多種用途,其測(cè)試結(jié)果由3 只
2009-03-17 10:31:31184

利用CORDIC 算法FPGA實(shí)現(xiàn)可參數(shù)化的FFT

針對(duì)在工業(yè)中越來越多的使用到的FFT,本文設(shè)計(jì)出了一種利用CORDIC 算法FPGA實(shí)現(xiàn)快速FFT 的方法。CORDIC 實(shí)現(xiàn)復(fù)數(shù)乘法比普通的計(jì)算器有結(jié)構(gòu)上的優(yōu)勢(shì),并且采用了循環(huán)結(jié)構(gòu)
2009-08-24 09:31:109

高性能HPOR CORDIC算法實(shí)現(xiàn)

CORDIC 算法在通信和圖像處理等各個(gè)領(lǐng)域有著廣泛的應(yīng)用,但是浮點(diǎn)CORDIC 由于迭代延時(shí)大且實(shí)現(xiàn)復(fù)雜沒有得到很好的應(yīng)用,本文提出了一種修正浮點(diǎn)CORDIC 算法: 高精度順序迭代HPOR
2009-12-15 14:27:2414

基于CORDIC算法的NCO實(shí)現(xiàn)

基于CORDIC 算法的NCO 實(shí)現(xiàn)田力, 馮琦(西安電子科技大學(xué) 電路設(shè)計(jì)研究所,陜西 西安 710071)摘要:NCO 在信號(hào)處理方面有著廣泛的應(yīng)用。而函數(shù)發(fā)生器是NCO 中的關(guān)鍵部分,
2009-12-15 14:30:3323

基于FPGA/CPLD芯片的數(shù)字頻率計(jì)設(shè)計(jì)

基于FPGA/CPLD芯片的數(shù)字頻率計(jì)設(shè)計(jì)摘要:詳細(xì)論述了利用VHDL硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化)工具的幫助下,用大規(guī)??删幊踢壿嬈骷?FPGA/CPLD)實(shí)現(xiàn)
2010-04-30 14:45:13132

基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)

直接數(shù)字頻率合成是一種新的頻率合成技術(shù),介紹了利用Altera的FPGA器件實(shí)現(xiàn)直接數(shù)字頻率合成器的工作原理和電路設(shè)計(jì)方法,并利用FLEX器件實(shí)現(xiàn)了DDS電路。
2010-08-09 15:02:2561

利用CORDIC算法FPGA實(shí)現(xiàn)可參數(shù)化的FFT

針對(duì)在工業(yè)中越來越多的使用到的FFT,本文設(shè)計(jì)出了一種利用CORDIC算法FPGA實(shí)現(xiàn)快速FFT的方法。CORDIC實(shí)現(xiàn)復(fù)數(shù)乘法比普通的計(jì)算器有結(jié)構(gòu)上的優(yōu)勢(shì),并且采用了循環(huán)結(jié)構(gòu)的CORDIC
2010-08-09 15:39:2055

基于CORDIC算法的載波同步鎖相環(huán)設(shè)計(jì)

研究了一種利用CORDIC算法的矢量及旋轉(zhuǎn)模式對(duì)載波同步中相位偏移進(jìn)行估計(jì)并校正的方法。設(shè)計(jì)并實(shí)現(xiàn)了基于CORDIC算法數(shù)字鎖相環(huán)。通過仿真,驗(yàn)證了設(shè)計(jì)的有效性和高效性。
2010-12-15 14:49:430

基于FPGA的同步測(cè)周期高精度數(shù)字頻率計(jì)的設(shè)計(jì)

摘    要:本文介紹了一種同步測(cè)周期計(jì)數(shù)器的設(shè)計(jì),并基于該計(jì)數(shù)器設(shè)計(jì)了一個(gè)高精度的數(shù)字頻率計(jì)。文中給出了計(jì)數(shù)器的VHDL編碼,并對(duì)頻率計(jì)的FPGA實(shí)現(xiàn)進(jìn)行了仿真
2006-03-24 13:31:551910

數(shù)字頻率計(jì)電路圖

數(shù)字頻率計(jì)電路圖
2009-04-11 11:30:345686

數(shù)字頻率計(jì)電路圖

數(shù)字頻率計(jì)電路圖
2009-04-11 11:31:292290

FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器

 【摘 要】 描述了直接數(shù)字頻率合成器(DDS)的原理和特點(diǎn),并給出了用FPGA實(shí)現(xiàn)DDS的方法及仿真結(jié)果。    關(guān)鍵詞:直接數(shù)
2009-05-11 19:52:15844

基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)

【摘 要】 介紹了利用Altera的FPGA器件(ACEXEP1K50)實(shí)現(xiàn)直接數(shù)字頻率合成器的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和改進(jìn)優(yōu)化方法?! £P(guān)鍵
2009-05-16 19:15:43941

基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)

摘要:介紹了利用Altera的FPGA器件(ACEX EP1K50)實(shí)現(xiàn)直接數(shù)字頻率合成器的工作原理、設(shè)計(jì)思想、電路結(jié)構(gòu)和改進(jìn)優(yōu)化方法。 關(guān)鍵詞:直接數(shù)字
2009-06-20 13:53:19603

數(shù)字頻率合成器的FPGA實(shí)現(xiàn)

摘要: 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn),給出了用ACEX 1K系列器件EP1K10TC144-1實(shí)現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和仿真結(jié)
2009-06-20 14:02:25844

基于FPGA的直接數(shù)字頻率合成技術(shù)設(shè)計(jì)

摘要: 介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了采用ALTERA公
2009-06-20 14:14:36670

基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

摘要: 介紹了在PPGA芯片上實(shí)現(xiàn)數(shù)字頻率計(jì)的原理。對(duì)各種硬件除法進(jìn)行了比較,提出了高速串行BCD碼除法的硬件算法,并將其應(yīng)用在頻率計(jì)設(shè)計(jì)中。
2009-06-20 14:48:141207

數(shù)字頻率表設(shè)計(jì)方法

數(shù)字頻率表設(shè)計(jì)方法 設(shè)計(jì)要求1.設(shè)計(jì)一個(gè)能測(cè)量方波信號(hào)頻率頻率計(jì),測(cè)量結(jié)果用十進(jìn)制數(shù)顯示。2.測(cè)量的頻率范圍是1
2010-04-29 16:15:122312

數(shù)字頻率計(jì)

數(shù)字頻率計(jì)是一種基礎(chǔ)測(cè)量?jī)x器,到目前為止已有30多年的發(fā)展史。早期,設(shè)計(jì)師們追求的目標(biāo)主要是擴(kuò)展測(cè)量范圍,再加上提高測(cè)量精度、穩(wěn)定度等,這些也是人們衡量數(shù)字頻率計(jì)的
2011-04-07 13:40:59929

基于CORDIC算法2FSK調(diào)制器的FPGA設(shè)計(jì)

本文提出了應(yīng)用CORDIC(Coordinate Rotation Digital Computer)算法實(shí)時(shí)計(jì)算正弦值的方案,并基于CORDIC算法FPGA芯片上設(shè)計(jì)了2FSK調(diào)制器。這不僅能夠節(jié)省大量的FPGA邏輯資源,而且能很好地兼顧速度
2011-05-31 10:22:061508

雙模式CORDIC算法FPGA實(shí)現(xiàn)

CORDIC算法將復(fù)雜的算術(shù)運(yùn)算轉(zhuǎn)化為簡(jiǎn)單的加法和移位操作,然后逐次逼近結(jié)果。這種方法很好的兼顧了精度、速度和硬件復(fù)雜度,它與VLSI技術(shù)的結(jié)合對(duì)DSP算法的硬件實(shí)現(xiàn)具有極大的意義
2011-06-27 17:27:2666

設(shè)計(jì)簡(jiǎn)易數(shù)字頻率計(jì)

頻率測(cè)量用途非常廣泛,高精度、寬量程的數(shù)字頻率計(jì)因而成為重要的測(cè)量?jī)x器。簡(jiǎn)易 數(shù)字頻率計(jì) 采用多周期測(cè)量原理,即用標(biāo)準(zhǔn)頻率信號(hào)填充整數(shù)個(gè)周期的被測(cè)信號(hào),從而消除了被
2011-06-28 17:31:421203

基于CORDIC算法數(shù)字下變頻技術(shù)設(shè)計(jì)

摘要: 傳統(tǒng)的基于查表法的數(shù)控振蕩器耗費(fèi)大量的FPGA片內(nèi)資源。為了解決這一問題,提出了一種基于CORDIC(coordinate rotation digital compute,坐標(biāo)旋轉(zhuǎn)數(shù)值計(jì)算)算法的數(shù)控振蕩器的設(shè)計(jì)方
2012-05-28 16:04:5939

基于CORDIC算法數(shù)字下變頻技術(shù)設(shè)計(jì)與實(shí)現(xiàn)

摘要: 傳統(tǒng)的基于查表法的數(shù)控振蕩器耗費(fèi)大量的FPGA片內(nèi)資源。為了解決這一問題,提出了一種基于CORDIC(coordinate rotation digital compute,坐標(biāo)旋轉(zhuǎn)數(shù)值計(jì)算)算法的數(shù)控振蕩器的設(shè)計(jì)方
2012-05-29 16:46:340

基于FPGA數(shù)字穩(wěn)定校正單元的實(shí)現(xiàn)

為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理,基于數(shù)字穩(wěn)定校正(DSU)的原理,采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言,設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA
2012-06-26 15:48:3627

基于CORDIC算法的高速ODDFS電路設(shè)計(jì)

為了滿足現(xiàn)代高速通信中頻率快速轉(zhuǎn)換的需求,基于坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算(CORDIC,Coordinate Rotation Digital Computer)算法完成正交直接數(shù)字頻率合成(ODDFS,Orthogonal Direct Digital Frequency Synthes
2013-02-22 16:26:4634

直接數(shù)字頻率合成技術(shù)DDS原理

直接數(shù)字頻率合成技術(shù) (DDS),感興趣的可以下載看看。
2015-10-30 13:47:5713

數(shù)字頻率計(jì)的制作

數(shù)字頻率計(jì)是采用數(shù)字電路制做成的能實(shí)現(xiàn)對(duì)周期性變化信號(hào)頻率測(cè)量的儀器。頻率計(jì)主要用于測(cè)量正弦波、矩形波、三角波和尖脈沖等周期信號(hào)的頻率值。其擴(kuò)展功能可以測(cè)量信號(hào)的周期和脈沖寬度。通常說的,數(shù)字頻率計(jì)是指電子計(jì)數(shù)式頻率計(jì)。
2015-11-20 14:55:57150

基于verilog語言的數(shù)字頻率計(jì)設(shè)計(jì)

基于verilog語言的數(shù)字頻率計(jì)設(shè)計(jì)基于verilog語言的數(shù)字頻率計(jì)設(shè)計(jì)基于verilog語言的數(shù)字頻率計(jì)設(shè)計(jì)基于verilog語言的數(shù)字頻率計(jì)設(shè)計(jì)
2015-12-08 15:57:230

簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)

設(shè)計(jì)簡(jiǎn)易數(shù)字頻率計(jì),想學(xué)習(xí)的趕緊下載看看。
2015-12-14 17:40:00120

數(shù)字頻率計(jì)的基本原理

帶仿真圖,簡(jiǎn)單說明數(shù)字頻率計(jì)的設(shè)計(jì)過程及原理
2016-03-18 14:47:4614

基于15芯片的數(shù)字頻率計(jì)

基于15芯片的數(shù)字頻率計(jì),內(nèi)含有詳細(xì)程序,經(jīng)測(cè)試能正常使用,可測(cè)8兆左右的頻率。望采納。
2016-04-29 16:50:266

利用單片機(jī)和CPLD實(shí)現(xiàn)直接數(shù)字頻率合成

利用單片機(jī)和CPLD實(shí)現(xiàn)直接數(shù)字頻率合成相關(guān)的描述 可以來看一下。
2016-05-04 14:37:010

數(shù)字頻率計(jì)設(shè)計(jì)論文

數(shù)字頻率計(jì)設(shè)計(jì)的論文,可以參考,對(duì)畢設(shè)有用的。
2016-05-06 10:25:52114

數(shù)字頻率計(jì)

數(shù)字頻率計(jì),數(shù)字電路課程的課程設(shè)計(jì), 1) 頻率測(cè)量范圍:1HZ-10KHZ,10KHZ-100KHZ。 2)測(cè)量時(shí)間:T≤1.5S。 3)被測(cè)信號(hào)幅度:0.5V。 4) 具有四位十進(jìn)制數(shù)字顯示功能。
2016-05-13 11:28:0549

EDA報(bào)告(數(shù)字頻率計(jì))

這是一篇關(guān)于EDA課程的關(guān)于數(shù)字頻率計(jì)如何設(shè)計(jì)的課設(shè)說明書。
2016-05-13 15:07:447

基于Multisim的數(shù)字頻率計(jì)

簡(jiǎn)單的基于Multisim的數(shù)字頻率計(jì)資料。
2016-06-21 17:02:48272

cordic算法verilog實(shí)現(xiàn)(簡(jiǎn)單版)

cordic算法verilog實(shí)現(xiàn)(簡(jiǎn)單版)(轉(zhuǎn)載)module cordic(clk, phi, cos, sin); parameter W = 13, W_Z = 14; input clk; input [W_Z-1:0] phi; output[W-1:0]
2017-02-11 03:06:113044

FPGA基于CORDIC算法的求平方實(shí)現(xiàn)

CORDIC是在沒有專用乘法器(最小化門數(shù)量)情況下,一組完成特定功能的算法,包括平方、超越、Log、sin/cos/artan。原理為連續(xù)的旋轉(zhuǎn)一個(gè)較小的角度,以一定精度逼近想要的角度。
2017-02-11 19:24:065373

基于FPGA數(shù)字頻率計(jì)的設(shè)計(jì)

數(shù)字頻率計(jì)設(shè)計(jì)要點(diǎn),代碼(電子設(shè)計(jì)競(jìng)賽編程、寫論文時(shí)可用)
2017-08-04 09:19:1049

高速低功耗CORDIC算法的研究與實(shí)現(xiàn)

和高符號(hào)位預(yù)測(cè),并且在高符號(hào)位預(yù)測(cè)過程中,對(duì)誤差進(jìn)行了校正,、在FPGA實(shí)現(xiàn)中,采取三段式實(shí)現(xiàn)方法,與傳統(tǒng)方法相比,有效地減少計(jì)算的級(jí)數(shù)和降低硬件資源的功耗,達(dá)到了高速低功耗的要求。
2017-11-16 10:46:2214

關(guān)于FPGA設(shè)計(jì)中使用CORDIC算法的教程分享

雖然CORDIC實(shí)現(xiàn) DSP 和數(shù)學(xué)函數(shù)最重要的算法之一,但許多設(shè)計(jì)人員并不熟悉。 作者:Adam P. Taylor 首席工程師 阿斯特里姆公司 (EADS Astrium
2019-10-06 10:52:001565

一種基于FPGA數(shù)字頻譜儀設(shè)計(jì)與實(shí)現(xiàn)

本文主要介紹了一種基于FPGA數(shù)字頻譜儀設(shè)計(jì)與實(shí)現(xiàn),該系統(tǒng)主要由信號(hào)采集模塊、高速FFT模塊以及LCD顯示模塊組成。信號(hào)采集模塊以AD9226芯片為核心,配合前置抗混疊濾波電路實(shí)現(xiàn)信號(hào)采集;高速FFT模塊在FPGA開發(fā)系統(tǒng)通過編程實(shí)現(xiàn);LCD顯示模塊選擇4.3寸TFT液晶屏,實(shí)現(xiàn)可視化界面。
2017-12-25 09:46:4811955

直接數(shù)字頻率合成知識(shí)點(diǎn)匯總(原理_組成_優(yōu)缺點(diǎn)_實(shí)現(xiàn)

本文開始介紹了直接數(shù)字頻率合成的概念與原理,其次介紹了直接數(shù)字頻率合成優(yōu)缺點(diǎn)與構(gòu)成,最后介紹了直接數(shù)字頻率合成系統(tǒng)實(shí)現(xiàn)方式。
2018-04-28 16:44:4218697

基于FPGACordic算法實(shí)現(xiàn)的設(shè)計(jì)與驗(yàn)證

本文是基于FPGA實(shí)現(xiàn)Cordic算法的設(shè)計(jì)與驗(yàn)證,使用Verilog HDL設(shè)計(jì),初步可實(shí)現(xiàn)正弦、余弦、反正切函數(shù)的實(shí)現(xiàn)。將復(fù)雜的運(yùn)算轉(zhuǎn)化成FPGA擅長(zhǎng)的加減法和乘法,而乘法運(yùn)算可以用移位運(yùn)算代替
2018-07-03 10:18:002349

基于CORDIC的高速Sobel算法實(shí)現(xiàn)

為提高圖像邊緣檢測(cè)的處理速度,提出一種基于CORDIC的高速Sobel算法實(shí)現(xiàn)。
2018-10-05 09:54:003279

基于FPGA自適應(yīng)數(shù)字頻率計(jì)的設(shè)計(jì)

頻率的測(cè)量。目前,市場(chǎng)上有各種多功能、高精度、高頻率數(shù)字頻率計(jì),但價(jià)格不菲。為適應(yīng)實(shí)際工作的需要,本文在簡(jiǎn)述頻率測(cè)量的基本原理和方法的基礎(chǔ)上,提供一種基于FPGA數(shù)字頻率計(jì)的設(shè)計(jì)和實(shí)現(xiàn)過程,本方案不但切實(shí)可行,而且具有成本低廉、小巧輕便、便于攜帶等特點(diǎn)。
2019-01-01 16:00:006241

直接數(shù)字頻率合成技術(shù)的頻率研究

ADI在線研討會(huì):直接數(shù)字頻率合成應(yīng)用的頻率規(guī)劃
2019-07-10 06:02:003965

使用FPGA設(shè)計(jì)的數(shù)字頻率計(jì)Verilog程序免費(fèi)下載

本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA設(shè)計(jì)的數(shù)字頻率計(jì)Verilog程序免費(fèi)下載。
2020-01-06 08:00:0024

如何使用FPGA實(shí)現(xiàn)CORDIC算法在跟蹤環(huán)中的應(yīng)用

主要介紹了坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算(CORDIC算法在US,g,鑒別器中的應(yīng)用,包括碼跟蹤環(huán)、鎖頻環(huán)和鎖相環(huán)鑒別器,并進(jìn)行了FPGA實(shí)現(xiàn)。在設(shè)計(jì)中,采用統(tǒng)一cORDIc算法優(yōu)化方法減少硬件開銷,用非流水
2021-01-22 16:12:008

如何使用FPGA實(shí)現(xiàn)CORDIC算法的QAM調(diào)制系統(tǒng)

提出了一種基于流水線CORDIC算法實(shí)現(xiàn)QAM調(diào)制,可有效節(jié)省硬件資源,提高運(yùn)算速度。用Verilog HDL對(duì)本設(shè)計(jì)進(jìn)行了編程和功能仿真,仿真結(jié)果表明,本設(shè)計(jì)具有一定的實(shí)用性。
2021-02-01 14:54:026

一文帶你們了解什么是CORDIC算法

CORDIC算法簡(jiǎn)介 在信號(hào)處理領(lǐng)域,CORDIC(Coordinate Rotation Digital Computer,坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī))算法具有重大工程意義。CORDIC算法由Vloder
2021-04-11 11:16:5012485

使用Verilog HDL設(shè)計(jì)實(shí)現(xiàn)Cordic算法

任何適合產(chǎn)品實(shí)現(xiàn)算法,都是將簡(jiǎn)易實(shí)現(xiàn)作為第一目標(biāo)。CORDIC算法是建立在適應(yīng)性濾波器、FFT、解調(diào)器等眾多應(yīng)用基礎(chǔ)上計(jì)算超越函數(shù)的方法。其核心思想是二分逐次逼近。???? CORDIC
2021-08-16 11:21:111827

數(shù)字頻率和模擬頻率的關(guān)系

數(shù)字頻率和模擬頻率的關(guān)系 數(shù)字頻率和模擬頻率是電子領(lǐng)域中經(jīng)常涉及到的兩個(gè)概念。這兩個(gè)概念雖然有所相似,但在實(shí)際應(yīng)用中又有所不同。數(shù)字頻率數(shù)字化信號(hào)為主要參考,而模擬頻率則以連續(xù)變化的模擬信號(hào)
2023-08-27 15:37:024195

FPGA實(shí)現(xiàn)Cordic算法求解arctanθ

由于在項(xiàng)目中需要使用的MPU6050,進(jìn)行姿態(tài)解算,計(jì)算中設(shè)計(jì)到arctan 和 sqr(x*2 + y * 2),這兩部分的計(jì)算,在了解了一番之后,發(fā)現(xiàn)Cordic算法可以很方便的一次性求出這兩個(gè)這兩部分的計(jì)算。
2023-09-27 09:30:26685

基于流水線CORDIC算法通用數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案

電子發(fā)燒友網(wǎng)站提供《基于流水線CORDIC算法通用數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案.pdf》資料免費(fèi)下載
2023-10-27 09:46:190

已全部加載完成