請(qǐng)問(wèn)各位大神，我想問(wèn)一下用FPGA做卷積碼有什么注意的地方？
2015-04-07 12:57:40
【作者】：王中鵬;陳林;曹子崢;董澤;【來(lái)源】：《光電子.激光》2010年03期【摘要】：將卷積碼成功地應(yīng)用到直接檢測(cè)的光正交頻分復(fù)用(OFDM)光纖傳輸實(shí)驗(yàn)系統(tǒng)。實(shí)驗(yàn)中,產(chǎn)生了2 Gb/s
2010-04-23 11:30:18
第一次發(fā)帖，自己仿真的一個(gè)譯碼器，謝謝大家！
2016-03-22 13:34:35
譯碼器及其應(yīng)用實(shí)驗(yàn)
2017-03-21 13:36:44
譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來(lái)指示這種特定碼的存在的數(shù)字電路?！稊?shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-12-07 09:37:27
這是譯碼器的一些資料。
2014-07-13 11:59:08
各位專(zhuān)家大俠，我現(xiàn)在在做LTE的PBCH的譯碼，編碼是采用的咬尾卷積碼，輸入信號(hào)長(zhǎng)度為40，碼率為1/3，約束長(zhǎng)度為7，編碼時(shí)，寄存器的初始狀態(tài)放的是輸入序列的最后6位信息，最終輸出為120比特
2018-06-21 05:05:53
。TTL、CMOS又沒(méi)有現(xiàn)成譯碼器可用。故而用二極管搭建此特殊譯碼器，簡(jiǎn)單、可靠低成本與現(xiàn)有系統(tǒng)親和度高。我的高一級(jí)的產(chǎn)品顯示部分用的是人機(jī)界面。
2016-11-17 09:40:39
,OFF,ON1D7點(diǎn)亮 ONON,ON,OFF1D8點(diǎn)亮 ONON,ON,ON1D9點(diǎn)亮注：X表示ON或OFF，即任意狀態(tài)。 2 板級(jí)調(diào)試下載sp6.bit文件到FPGA中，可以如圖視頻一樣操作撥碼開(kāi)關(guān)，實(shí)現(xiàn)3-8譯碼器的功能。 `
2015-11-02 13:17:03
芯片，這種數(shù)字芯片由簡(jiǎn)單的輸入邏輯來(lái)控制輸出邏輯，比如 74HC138這個(gè)三八譯碼器，圖 3-15 是 74HC138 在我們?cè)韴D上的一個(gè)應(yīng)用。從這個(gè)名字來(lái)分析，三八譯碼器，就是把 3 種輸入狀態(tài)...
2021-07-19 09:08:52
什么是卷積碼分組碼是把k 個(gè)信息元編成n 個(gè)碼元的碼字，每個(gè)碼字的n ? k 個(gè)校驗(yàn)位僅與本碼字的k 個(gè)信息元有關(guān)，而與其他碼字無(wú)關(guān)。為了達(dá)到一定的糾錯(cuò)能力和編碼效率，分組碼的碼長(zhǎng)一般都比較大。編譯碼
2008-05-30 16:06:52
BCJR 算法做了一定修正，對(duì) α 和β 作歸一化。對(duì)約束長(zhǎng)度為N 的卷積碼，每一分量，使似然加法完全變成求最大值運(yùn)算，則得到MAX-LOG-MAP 算法。它大大降低了存儲(chǔ)量和計(jì)算復(fù)雜度，而譯碼性能僅惡化
2008-05-30 16:24:49
。由此可見(jiàn)，級(jí)聯(lián)碼適用于組合信道。由于內(nèi)碼譯碼器的錯(cuò)誤往往是連續(xù)出現(xiàn)的，一般在內(nèi)外編碼器之間需要一個(gè)交織器，接收端也相應(yīng)地增加反交織器。級(jí)聯(lián)碼的組合方式很多，如外碼采用RS 碼，內(nèi)碼用二進(jìn)制分組碼或卷積碼
2008-05-30 16:16:10
Viterbi 譯碼算法可以簡(jiǎn)單概括為“相加－比較－保留”，譯碼器運(yùn)行是前向的、無(wú)反饋的，實(shí)現(xiàn)過(guò)程并不復(fù)雜。我們來(lái)分析Viterbi 算法的復(fù)雜度： (n, k, N) 卷積碼的狀態(tài)數(shù)為 條幸存
2008-05-30 16:11:37
請(qǐng)問(wèn)各路大神有沒(méi)有基于multisim的線性分組碼 循環(huán)碼 卷積碼的編譯碼電路圖啊，在這里謝過(guò)你們了
2015-04-23 17:56:37
將譯碼器的使能端看做輸入端、譯碼器的輸入端看做地址端，則全譯碼器可作什么使用
2015-05-18 11:41:06
`勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載57：3-8譯碼器實(shí)驗(yàn)特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1i5LMUUD 所謂3-8譯碼器，大家
2018-03-26 16:13:33
譯碼算法可以簡(jiǎn)單概括為“相加－比較－保留”，譯碼器運(yùn)行是前向的、無(wú)反饋的，實(shí)現(xiàn)過(guò)程并不復(fù)雜。我們來(lái)分析Viterbi 算法的復(fù)雜度： (n, k, N) 卷積碼的狀態(tài)數(shù)為2k (N?1) ，對(duì)每一時(shí)
2008-05-28 15:03:31
由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動(dòng)通信中。卷積碼有三種譯碼方法：門(mén)限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法，是卷積碼的最佳譯碼方式，具有效率高、速度快等優(yōu)點(diǎn)。
2019-11-01 08:05:38
譯碼器有哪些功能？Viterbi譯碼器是由哪幾部分組成的？
2021-05-07 07:28:33
入門(mén)小白求助，我最近在做畢業(yè)設(shè)計(jì)的時(shí)候 看到一篇《基于FPGA的漢明碼譯碼器》相關(guān)論文，其中學(xué)者對(duì)該譯碼器是這樣設(shè)計(jì)的（附圖），我想問(wèn)一下在noise_add模塊中是如何向輸入數(shù)據(jù)添加噪聲干擾
2020-02-26 23:29:41
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對(duì)采用DSP只能進(jìn)行相對(duì)較低速率的Vit-erbi譯碼的問(wèn)題,人們開(kāi)始采用FPGA實(shí)現(xiàn)高速率Viterbi譯碼。本文首先簡(jiǎn)單描述了
2010-04-26 16:08:39
對(duì)不同的設(shè)計(jì)方法進(jìn)行分析和比較，選擇優(yōu)化的設(shè)計(jì)方法，利用VHDL分別設(shè)計(jì)（15，7）BCH碼的編碼器和譯碼器，并能夠?qū)刹糠诌M(jìn)行單獨(dú)仿真調(diào)試，實(shí)現(xiàn)其相應(yīng)的功能。
2012-05-10 11:36:06
在DIY的時(shí)候，有多元的選擇是最好的。不同品種，不同的廠家，可必免斷供，不同的型號(hào)可避免漲價(jià)打消制作的想法。在CPU或MCU中譯碼器器至關(guān)重要，多位譯碼器可使用74138多片聯(lián)級(jí)，4位譯碼器可選
2022-10-02 16:40:44
求助！大佬們，問(wèn)一下用FPGA實(shí)現(xiàn)卷積碼編解碼的難度。
2023-10-16 23:26:26
LDPC碼是近年來(lái)發(fā)展較快且日趨成熟的一種信道編碼方案，因其具有的優(yōu)越性能和實(shí)用價(jià)值而被人們認(rèn)知，但由于隨機(jī)結(jié)構(gòu)的LDPC碼編譯碼器硬件實(shí)現(xiàn)較為復(fù)雜，具有的準(zhǔn)循環(huán)特性QC_LDPC碼已成為IEEE802.11n(WiFi)、IEEE802.16e(WiMAX)、(DVB—S2)等眾多標(biāo)準(zhǔn)的信道編碼方案。
2019-09-30 07:19:45
顯示譯碼器是什么？如何準(zhǔn)確設(shè)計(jì)出符合功能要求的顯示譯碼器？
2021-06-01 06:58:12
增加一些監(jiān)督碼元，這些監(jiān)督碼與信碼之間有一定的關(guān)系，接收端可以利用這種關(guān)系由信道譯碼器來(lái)發(fā)現(xiàn)或糾正錯(cuò)誤的碼元。
2019-08-15 06:12:00
如何利用VHDL實(shí)現(xiàn)線性分組碼編譯碼器的設(shè)計(jì)？
2021-04-28 06:41:40
由于卷積碼具有較好的糾錯(cuò)性能，因而在通信系統(tǒng)中被廣泛使用。采用硬件描述語(yǔ)言VerilogHDL或VHDL和FPGA(FieldProgrammableGateArray——現(xiàn)場(chǎng)可編程門(mén)陣列)進(jìn)行數(shù)字通信系統(tǒng)設(shè)計(jì)，可在集成度、可靠性和靈活性等方面達(dá)到比較滿意的效果。
2019-10-14 06:02:23
如何使用VHDL語(yǔ)言設(shè)計(jì)卷積碼編解碼器？
2021-04-29 06:39:03
本文通過(guò)對(duì)長(zhǎng)BCH碼優(yōu)化方法的研究與討論，針對(duì)標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯(cuò)碼之一，我國(guó)的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯(cuò)編碼的外碼。針對(duì)該BCH碼的特點(diǎn)，采用BM譯碼算法，設(shè)計(jì)了一種實(shí)時(shí)譯碼器。與其它設(shè)計(jì)方案
2021-05-25 07:04:32
本文研究了RS碼的實(shí)現(xiàn)方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計(jì)，同時(shí)對(duì)其進(jìn)行了仿真和在線調(diào)試，并給出了功能仿真圖和測(cè)試結(jié)果。時(shí)序仿真結(jié)果表明，該編譯碼器能實(shí)現(xiàn)預(yù)期功能。
2021-06-21 06:23:53
基于
FPGA的Turbo
碼編
譯碼器各模塊實(shí)現(xiàn)的 VHDL或verilog HDL程序。急求啊謝謝大神啦?。?/div>
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實(shí)
2012-08-11 15:50:06
畢業(yè)設(shè)計(jì) 基于EDA的CMI碼編碼譯碼器的設(shè)計(jì)，共20頁(yè)，7505字 摘要 CMI碼是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，它具有碼變換設(shè)備簡(jiǎn)單、便于時(shí)鐘提取、有一定的糾錯(cuò)能力
2009-03-25 13:19:20
求multisim數(shù)碼顯示譯碼器仿真！?。。?b class="flag-6" style="color: red">譯碼器是CC4511。。。。。我的調(diào)不太通，希望看看大神做的成品，參考一下?。。。?，很急！
2015-12-21 21:13:26
1、在FPGA中使用行為描述語(yǔ)句實(shí)現(xiàn)3-8譯碼器設(shè)計(jì)思路譯碼器電路有n個(gè)輸入和2n個(gè)輸出，每個(gè)輸出都對(duì)應(yīng)著一個(gè)可能的二進(jìn)制輸入。本實(shí)驗(yàn)設(shè)計(jì)實(shí)現(xiàn)一個(gè)3-8譯碼器，表3.1給出了該譯碼器的真值表。從
2022-07-01 15:26:26
Turbo碼編碼器的FPGA實(shí)現(xiàn)Turbo碼譯碼器的FPGA實(shí)現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
編碼器和譯碼器一、 實(shí)驗(yàn)?zāi)康恼莆沼眠壿嬮T(mén)實(shí)現(xiàn)編碼器的方法掌握中規(guī)模集成電路編碼器和譯碼器的工作原理即邏輯功能掌握 74LS138 用作數(shù)據(jù)分配器的方法熟悉編碼器和譯碼器的級(jí)聯(lián)方法能夠利用譯碼器進(jìn)行
2021-07-30 07:41:16
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能
2012-05-15 15:16:39
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能！急急急{:soso_e183:}
2012-05-15 15:12:44
本文探討了無(wú)線通信中廣泛涉及的差錯(cuò)控制問(wèn)題，介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼，及其高速Viterbi 譯碼的實(shí)現(xiàn)方案，對(duì)譯碼的各個(gè)組成部分作了分析，并在FP
2010-01-06 15:06:59
12 提出用Reed Solomon(RS)乘積碼作為外碼，卷積碼作為內(nèi)碼的級(jí)聯(lián)碼方案并且內(nèi)外碼間用Congruential 向量生成的交織圖案對(duì)RS 碼符號(hào)進(jìn)行重排列。對(duì)此級(jí)聯(lián)碼采用的迭代譯碼基于成員碼的軟
2010-02-10 11:09:3010 本文探討了無(wú)線通信中廣泛涉及的差錯(cuò)控制問(wèn)題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi譯碼的實(shí)現(xiàn)方案,對(duì)譯碼的各個(gè)組成部分作了分析,并在FPGA中實(shí)現(xiàn)
2010-07-21 17:20:0422 對(duì)光碼分多址（OCDMA）的誤碼特性和卷積碼進(jìn)行研究，根據(jù)兩者的特點(diǎn)提出了一種新的基于OCDMA多址干擾信道模型的卷積碼譯碼方法。針對(duì)這種新型卷積碼譯碼方法的抗誤碼性和譯
2010-08-26 16:40:2217 譯碼器
譯碼是編碼的逆過(guò)程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。實(shí)現(xiàn)譯碼操作的電路稱(chēng)為譯碼器。
2008-09-27 12:59:06
12538 
數(shù)碼譯碼器的應(yīng)用:譯碼器課件ppt
2008-12-17 14:31:201056 
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個(gè)重要的器件，其可以分為：變量譯碼和顯示譯碼兩類(lèi)。 變量譯碼一
2010-03-08 16:32:185304 卷積碼/Viterbi譯碼,卷積碼/Viterbi譯碼是什么意思
卷積碼在一個(gè)二進(jìn)制分組碼（n,k）當(dāng)中，包含k個(gè)信息位，碼組長(zhǎng)度為n，每個(gè)碼組的（
2010-03-18 14:09:212219 卷積碼,卷積碼是什么意思
卷積碼在一個(gè)二進(jìn)制分組碼（n,k）當(dāng)中，包含k個(gè)信息位，碼組長(zhǎng)度為n，每個(gè)碼組的（n-k）個(gè)校驗(yàn)位僅與本碼組的k個(gè)信息
2010-03-19 16:46:241656 卷積碼,什么是卷積碼
卷積碼在一個(gè)二進(jìn)制分組碼（n,k）當(dāng)中，包含k個(gè)信息位，碼組長(zhǎng)度為n，每個(gè)碼組的（n-k）個(gè)校驗(yàn)位僅與本碼組的k個(gè)信息位
2010-04-03 12:11:066923 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問(wèn)題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turb
2010-11-25 10:10:261772 
本文設(shè)計(jì)的譯碼器，利用Tail-biting卷積碼的循環(huán)特性，采用固定延遲的算法與維特比算法結(jié)合,在FPGA上實(shí)現(xiàn)和驗(yàn)證，能達(dá)到135.78 MHz時(shí)鐘
2011-08-05 11:57:374348 
本文主要對(duì)卷積碼編碼和Viterbi譯碼進(jìn)行MATLAB實(shí)現(xiàn)，并在此基礎(chǔ)上分析移位寄存器對(duì)糾錯(cuò)能力的影響。論文首先根據(jù)MATLAB的存儲(chǔ)特點(diǎn)及函數(shù)特征，主要介紹卷積編碼的原理，同時(shí)給出MA
2012-01-13 16:56:5737 文中提出的卷積碼譯碼Matlab仿真方案,旨在用Viterbi譯碼實(shí)現(xiàn)對(duì)卷積碼譯碼的功能。仿真結(jié)果表明,維特比是一種良好的譯碼方式。
2012-03-22 17:21:1157 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計(jì)和基于線形反饋移位寄存器的編碼器設(shè)計(jì) , 以及由伴隨式計(jì)算、關(guān)鍵方程求解、錢(qián)氏搜索、Forney算法等功能模塊組成的譯碼器。為了實(shí)現(xiàn)簡(jiǎn)單
2012-05-22 10:43:4045 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無(wú)逆BM迭代譯碼算法，錢(qián)搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 該文通過(guò)對(duì)低密度校驗(yàn)(LDPC)碼的編譯碼過(guò)程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少
2017-11-22 07:34:013928 
通過(guò)正確配置譯碼器的使能輸入端，可以將譯碼器的位數(shù)進(jìn)行擴(kuò)展。例如，實(shí)驗(yàn)室現(xiàn)在只有3線- 8線譯碼器（如74138），要求我{ ］實(shí)現(xiàn)一個(gè)4線-16線的譯碼器。該如何設(shè)計(jì)呢？圖1是其中的一種解決方案
2017-11-23 08:44:5333058 
新一代移動(dòng)通信系統(tǒng)目前主要采用多載波傳輸技術(shù), 基帶傳輸速率較3G 有很大提高, 一般要求業(yè)務(wù)速率能達(dá)到30 Mb/ s 以上。約束長(zhǎng)度卷積碼以及Viterbi譯碼器由于其性能和實(shí)現(xiàn)的優(yōu)點(diǎn)
2019-10-06 10:16:002031 
已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論