?IRIG—B碼解調(diào) - 基于FPGA與ARM的遙測數(shù)據(jù)網(wǎng)絡(luò)化采集

　　IRIG時間序列碼是一種串行碼，共有3種碼元，如圖5所示。

?

　　P碼元是位置碼元，連續(xù)2個P碼為一幀的開始，第1個P碼元定義為P0，第2個P碼元為秒脈沖pps，上升沿為該秒的準時刻，時間信息以BCD碼依次分布在其后的碼元中。解調(diào)時先進行pps的提取，再進行秒、分、時、天的信息提取，其流程如圖6所示。

?

　　時鐘頻率為1 MHz，用計數(shù)器對輸入信號的脈寬進行計數(shù)。8 ms，5 ms，2 ms脈寬計數(shù)為8 000，5 000，2 000。輸入B碼的脈寬會混有干擾，晶振時鐘也存在一定的誤差，計數(shù)器的計時判別應(yīng)浮動一個范圍，設(shè)置門限為脈寬的85%～115%，當滿足一定范圍的數(shù)值時，分別輸出P碼，0碼，1碼信號。

　　FPGA中的時碼產(chǎn)生“天：時：分：秒：毫秒：微秒”信息。解調(diào)出B碼時，F(xiàn)PGA更新內(nèi)部時間，B碼中不含毫秒與微秒信息，由FPGA根據(jù)秒脈沖信息的準時刻來生成。

　　3 FPGA驅(qū)動程序開發(fā)

　　在Linux中，所有的硬件設(shè)備都像常規(guī)文件一樣進行打開、關(guān)閉和讀/寫。把FPGA當作字符設(shè)備進行設(shè)計，驅(qū)動由設(shè)備加載與卸載，以及文件操作file_operation結(jié)構(gòu)體中成員函數(shù)組成。

　　3.1 加載與卸栽設(shè)備驅(qū)動

　　FPGA設(shè)備驅(qū)動程序初始化流程為動態(tài)獲得主設(shè)備號、字符設(shè)備注冊和申請中斷;卸載流程為注銷設(shè)備，釋放設(shè)備編號。

　　定義一個設(shè)備結(jié)構(gòu)體來表示FPGA，如下：

?

　　當用戶程序讀FPGA設(shè)備時，數(shù)據(jù)還未準備好，此時驅(qū)動程序應(yīng)該阻塞該進程，將其置入睡眠狀態(tài)直到條件滿足。此時需要初始化一個等待隊列頭，對讀進程的休眠和喚醒時使用：

?

　　在卸載函數(shù)中，刪除一個cdev，完成字符設(shè)備的注銷，然后釋放設(shè)備編號：

?

　　3.2 文件接口操作

　　Linux為所有的設(shè)備文件都提供了統(tǒng)一的操作函數(shù)，F(xiàn)PGA設(shè)備驅(qū)動。file_operations包含打開函fpga_open、讀函數(shù)fpga_read、設(shè)置參數(shù)函數(shù)fpga_ioctl和關(guān)閉設(shè)備函數(shù)fpga_release。

　　3.2.1 打開與關(guān)閉FPGA設(shè)備

　　在打開設(shè)備與關(guān)閉設(shè)備時會調(diào)用open函數(shù)與release函數(shù)，在open函數(shù)中，要對設(shè)備進行I/O內(nèi)存資源映射及中斷申請。

　　設(shè)備驅(qū)動程序中，需通過內(nèi)存管理單元MMU將設(shè)備的虛擬地址映射到物理地址。根據(jù)FPGA在S3C2440中的物理地址，定義如下宏：

?

　　使用ioremap()對FPGA的I/O內(nèi)存資源進行映射，把物理內(nèi)存地址映射為一個內(nèi)核指針：

?

　　數(shù)據(jù)交換采用中斷，需先設(shè)置硬件中斷方式，然后向系統(tǒng)注冊中斷函數(shù)，實現(xiàn)如下：

?

　　FPGA連接在ARM的EINT0上，isr_fpga為中斷處理函數(shù)指針。當關(guān)閉FPGA設(shè)備時，需釋放I/O內(nèi)存，釋放中斷：