設(shè)計(jì)結(jié)果 - 基于FPGA的搶答器設(shè)計(jì)與實(shí)現(xiàn)

　　設(shè)計(jì)結(jié)果

　　根據(jù)搶答器功能要求，規(guī)劃程序包括的子模塊，并編寫Verilog 代碼，在硬件電路上調(diào)試運(yùn)行成功。

　　操作過程：開始時(shí)對(duì)，整個(gè)系統(tǒng)復(fù)位（默認(rèn)每組成績?yōu)?0 分），數(shù)碼管顯示“FF+10”。在主持人發(fā)出開始搶答的Start 之后，參賽隊(duì)員就可以按自己前面的搶答按鈕，同時(shí)用數(shù)碼管左邊兩位計(jì)時(shí)搶答時(shí)間30s，如果在30s 內(nèi)各組都無人搶答，則此次搶答無效，系統(tǒng)自動(dòng)回到開始前的初狀態(tài)（數(shù)碼管顯示“FF+成績”），等待下一次操作；主持人可根據(jù)回答爭取與否，以及是否違規(guī)搶答，決定加減分（Add 為加分控制，Sub 為減分控制），加減操作后系統(tǒng)又回到開始前的等待狀態(tài)。設(shè)計(jì)中，哪個(gè)組搶答，就顯示哪個(gè)組的信息。如果搶答沒有違規(guī)（按開始后搶答）則顯示器左邊兩位顯示“FX”;反之，則顯示“XF”，X 代表組號(hào)1，2，3。按照操作方法，以第1 組搶答為例在VX_SP306 開發(fā)平臺(tái)上運(yùn)行看看數(shù)碼管顯示及整個(gè)過程：

　　1、在系統(tǒng)復(fù)位后顯示“FF+10”;

　　2、等待主持人按開始狀態(tài)；

　　3、主持人按開始按鈕前第1 組搶答，顯示“1F+10”，減1 分操作后顯示“1F+09”;回到步驟2；

　　4、主持人按開始按鈕后，顯示“30+10”;30 每秒鐘減1 直到00；

　　5、在30s 內(nèi)第1 組搶答，顯示“F1+10”，主持人根據(jù)回答情況進(jìn)行加、減分操作，顯示“F1+分?jǐn)?shù)”；然后回到步驟2；

　　6、如果在30s 內(nèi)沒有人搶答，顯示“FF+10”，回到步驟2。