采用FPGA解決通信接口問題

引言

在過去兩年里,用于消除IC、電路板和系統(tǒng)之間數(shù)據(jù)傳輸瓶頸的接口標準層出不窮,本文將考評通信應用標準部件的某些最流行的標準,并研究眾多新標準出現(xiàn)的原因,此外還探討設計者可如何解決互用性的難題。

新興接口標準綜述

如果查看一下典型通信系統(tǒng)的結構(見圖),可以看出很多元件都需要相互進行通信。為滿足數(shù)據(jù)通道中各種元件的不同需求,因而出現(xiàn)了各種不同的接口標準。要了解各種接口的優(yōu)缺點,就需要查看元件本身及每個元件所發(fā)生的通信類型。這里將從光電接口開始,然后逐一介紹內部元件,直至交換架構(switch fabric)。
a.與串并行轉換器相連的光電器件

在高速光纖通信系統(tǒng)中,傳輸?shù)臄?shù)據(jù)流需要進行格式轉換,即在光纖傳輸時的串行格式及在電子處理時的并行格式之間轉換。串化器-解串器 (一般被稱作串并行轉換器) 就是用來實現(xiàn)這種轉換的。串并行轉換器與光電傳感器間的接口通常為高速串行數(shù)據(jù)流,利用一種編碼方案實現(xiàn)不同信令,這樣可從數(shù)據(jù)恢復嵌入的時鐘。視乎所支持的通信標準,該串行流可在1.25Gb/s (千兆以太網(wǎng))、2.488Gb/s (OC-48 / STM-16)、9.953Gb/s (OC-192 / STM-64) 或10.3Gb/s (10千兆以太網(wǎng))條件下傳輸。

b.串并行轉換器至成幀器接口

在Sonet / SDH的世界中,光纖中的數(shù)據(jù)傳輸往往采用幀的形式。每幀包括附加信息(用于同步、誤差監(jiān)視、保護切換等)和有效載荷數(shù)據(jù)。傳輸設備必須在輸出數(shù)據(jù)中加入幀的附加信息,接收設備則必須從幀中提取有效載荷數(shù)據(jù),并用幀的附加信息進行系統(tǒng)管理。這些操作都會在成幀器中完成。

由于成幀器需要實現(xiàn)某些復雜的數(shù)字邏輯,因而決定了串并行轉換器與成幀器間所用的接口技術,采用標準CMOS工藝制造的高集成度IC。目前的CMOS工藝不能支持10Gb/s串行數(shù)據(jù)流(盡管很多人認為未來的CMOS工藝可以實現(xiàn)此項功能),因此串并行轉換器與成幀器間需要并行接口。目前最流行的選擇是由光網(wǎng)絡互聯(lián)論壇 (Optical Internetworking Forum) 開發(fā)的SFI-4,該接口使用兩個速度達622Mb/s的16位并行數(shù)據(jù)流(每個方向一個)。SFI-4與目前很多新興接口一樣,使用源同步時鐘,即時鐘信號與數(shù)據(jù)信號共同由傳輸器件傳輸。源同步時鐘可顯著降低時鐘信號與數(shù)據(jù)信號間的偏移,但它不能完全消除不匹配PCB線路長度引起的偏移效應。16個數(shù)據(jù)信號和時鐘信號均使用IEEE-1593.6標準LVDS信令。該接口僅需在串并行轉換器與成幀器間來回傳輸數(shù)據(jù),距離較短,因此無需具備復雜的流控制或誤差檢測功能。

以太網(wǎng)中也存在類似接口。在10千兆以太網(wǎng)PHY的物理編碼子層(PCS)與物理介質連接(PMA)層之間,IEEE-802.3ae規(guī)范提供了一種被稱作XSBI的接口。這種"10千兆16位接口"在每個方向都具有16位并行數(shù)據(jù)流及源同步時鐘。數(shù)據(jù)和時鐘均使用IEEE-1593.6標準LVDS信令。數(shù)據(jù)通道使用64b/66b編碼方案,其時鐘頻率為644MHz。

該10千兆以太網(wǎng)規(guī)范使用串行接口連接MAC(介質訪問控制)層和PHY(物理)層。這個被稱作XAUI的接口,也被稱為"10千兆連接單元接口",這是一種使用四通道的串行接口,每個通道傳輸2.5Gb/s有效載荷數(shù)據(jù),8b/10b編碼使每個通道
的比特率高達 3.125Gb/s。該接口一般用于連接MAC和包含PHY及光器件的獨立模塊。根據(jù)幾家制造商的多源協(xié)議開發(fā)的Xenpak光模塊使用XAUI接口。后文還將提到XAUI也用于系統(tǒng)背板。