基于FPGA的PCI總線串口卡設(shè)計(jì)

　　隨著計(jì)算機(jī)測(cè)試技術(shù)的飛速發(fā)展，越來越多的外部設(shè)備通過串口與計(jì)算機(jī)進(jìn)行通信，實(shí)現(xiàn)信息共享以及設(shè)備的集中控制和管理。利用串口進(jìn)行通信具有結(jié)構(gòu)簡(jiǎn)單、傳輸距離遠(yuǎn)、成本低廉等優(yōu)點(diǎn)，被廣泛應(yīng)用于各個(gè)領(lǐng)域。同時(shí)，PCI（Peripheral CompONent Interconnect）總線是一種高性能32/64位局部總線，最大數(shù)據(jù)傳輸速率為132 Mb/s，可同時(shí)支持多組外設(shè)，數(shù)據(jù)吞吐量大，是目前應(yīng)用最廣泛、最流行的一種高速同步總線。因此，利用PCI總線實(shí)現(xiàn)上位機(jī)與外部設(shè)備的串口通信，可以提高通信能力。

　　由于大部分I/O 設(shè)備沒有PCI總線功能，要實(shí)現(xiàn)設(shè)備與PCI總線的連接，需要PCI接口芯片、通用異步收發(fā)器UART（Universal Asynchronous Receiver Transmitter）等。而目前開發(fā)PCI總線與外部設(shè)備的串口通信大體上有兩種方式：（1）使用專用的芯片，如：PCI專用接口芯片S5920、S5933等；UART專用芯片8250、8251、16450、16550等。使用廠家提供的專用接口芯片，用戶可能只使用到它的部分功能，會(huì)造成一定的資源浪費(fèi)，而且專用芯片價(jià)格高。（2）使用可編程器件FPGA。使用FPGA較使用專用芯片具有以下優(yōu)點(diǎn)：一方面用戶可以根據(jù)需要進(jìn)行設(shè)計(jì)，不會(huì)浪費(fèi)資源；另一方面可以將PCI接口、UART都做在一片F(xiàn)PGA內(nèi)，這樣就不需要外接專門的芯片，簡(jiǎn)化了電路、縮小了體積、提高了系統(tǒng)的可靠性。

　　1系統(tǒng)硬件設(shè)計(jì)

　　本設(shè)計(jì)中選用Altera公司的FPGA芯片EP1C6SQ240作為核心器件，完成PCI接口以及UART的設(shè)計(jì)，實(shí)現(xiàn)PCI總線與串口的連接。選用美信公司的MAX490芯片作為電平轉(zhuǎn)換電路。系統(tǒng)的硬件連接框圖如圖1所示。

　　數(shù)據(jù)傳輸過程：上位機(jī)通過PCI總線發(fā)送并行數(shù)據(jù)到UART的數(shù)據(jù)緩存器中，然后數(shù)據(jù)經(jīng)UART的數(shù)據(jù)緩存器進(jìn)入U(xiǎn)ART的移位寄存器進(jìn)行并串轉(zhuǎn)換后，通過串口傳到下位機(jī)。反之，下位機(jī)通過串口將數(shù)據(jù)傳送到UART的移位寄存器中，進(jìn)行串并轉(zhuǎn)換，然后進(jìn)入U(xiǎn)ART的數(shù)據(jù)緩存器中，最后傳到上位機(jī)。

　　設(shè)計(jì)中采用，傳輸距離長(zhǎng)、抗干擾能力強(qiáng)的RS422串口。但是規(guī)定RS422：邏輯1的電平為-6 V～-2 V；邏輯0的電平為+2 V～+6 V。而FPGA的I/O電平一般為0～3.3 V，二者之間的電平不兼容。為了使二者之間的供電電壓保持一致，必須加入電平轉(zhuǎn)換電路。為此選用美信公司的MAX490芯片來實(shí)現(xiàn)二者之間的電平轉(zhuǎn)換，其電路原理圖如圖2所示。

　　1.1 PCI總線接口

　　PCI總線接口的功能是將一個(gè)不支持 PCI 協(xié)議的后端設(shè)備接口到PCI 總線上。為了實(shí)現(xiàn)PCI總線接口的基本功能，必須完成如下模塊的設(shè)計(jì)：PCI空間配置模塊、偶校驗(yàn)?zāi)K、地址譯碼和命令譯碼模塊、設(shè)備狀態(tài)機(jī)模塊等。PCI總線接口原理框圖如圖3所示。

　　1.1.1 PCI空間配置模塊

　　PCI協(xié)議支持3種地址空間：I/O空間、內(nèi)存空間和配置空間。配置空間是PCI所特有的一種空間，其大小為256 B，前64 B是必需的，記錄了PCI串口設(shè)備的基本信息。PCI設(shè)備的一些主要的信息如下：

　?。?） VendorID、DeviceID：分別表示設(shè)備的生產(chǎn)廠商和設(shè)備編號(hào)。

　?。?） Command：命令寄存器，包含設(shè)備控制位，包括允許存儲(chǔ)器讀寫響應(yīng)等。

　?。?） STatus：狀態(tài)寄存器，記錄PCI總線的相關(guān)事件信息。

　?。?） Base Adress Register：基地址寄存器，指示此PCI設(shè)備按I/O方式還是按內(nèi)存方式進(jìn)行讀寫以及需要的地址空間大小。

　?。?） Interrupt Line、Interrupt Pin：為設(shè)備使用的中斷號(hào)和中斷引腳。

　　1.1.2 偶校驗(yàn)?zāi)K

　　PCI總線的偶校驗(yàn)用于檢驗(yàn)數(shù)據(jù)傳輸是否正確。在PCI總線上，利用偶校驗(yàn)?zāi)K檢查每次傳輸中主設(shè)備是否正確地尋址到目標(biāo)設(shè)備，以及它們之間的數(shù)據(jù)是否正確地傳輸。

　　1.1.3 地址譯碼和命令譯碼模塊

　　地址譯碼模塊主要用于檢測(cè)地址與此PCI串口設(shè)備的基地址是否匹配，如果匹配，則PCI串口設(shè)備響應(yīng)當(dāng)前的總線操作。

　　命令譯碼模塊表示PCI串口設(shè)備響應(yīng)不同的總線命令，通過檢測(cè)PCI-cbe［3：0］信號(hào)線上的值，完成命令譯碼。

　　1.1.4 設(shè)備狀態(tài)機(jī)模塊

　　PCI總線接口電路是時(shí)序復(fù)雜的接口電路，它的復(fù)雜性由PCI總線操作的多樣性決定。根據(jù)PCI的總線操作類型和總線操作時(shí)序關(guān)系，在這里抽象出一種簡(jiǎn)潔明了，符合總線時(shí)序、更易于硬件描述語言實(shí)現(xiàn)的狀態(tài)機(jī)?？偩€接口狀態(tài)機(jī)示意圖如圖4所示。狀態(tài)機(jī)的設(shè)計(jì)是整個(gè)設(shè)計(jì)的核心部分，利用該狀態(tài)機(jī)可以完成配置寄存器、存儲(chǔ)器、I/O的讀寫操作。

　　狀態(tài)機(jī)包括4個(gè)狀態(tài)：空閑（idle）狀態(tài)、配置讀寫（con）狀態(tài)、存儲(chǔ)器或I/O讀寫（rw）狀態(tài)、傳輸中止（backoff）狀態(tài)。系統(tǒng)復(fù)位后，狀態(tài)機(jī)轉(zhuǎn)入空閑狀態(tài)，在空閑狀態(tài)中采樣總線，并根據(jù)總線的變化來決定狀態(tài)機(jī)即將轉(zhuǎn)入的狀態(tài)。如果此時(shí)命令總線上是配置寄存器讀寫命令，判斷PCI-irdy信號(hào)是否有效來決定下一可能的狀態(tài)。如果信號(hào)無效，則狀態(tài)機(jī)轉(zhuǎn)入傳輸中止?fàn)顟B(tài)，然后返回空閑狀態(tài)；如果信號(hào)有效，則狀態(tài)機(jī)轉(zhuǎn)入配置讀寫狀態(tài)。如果此時(shí)命令總線上是存儲(chǔ)器或者I/O的讀寫命令，則判斷PCI-frame信號(hào)是否有效來決定下一可能的狀態(tài)。如果信號(hào)無效，狀態(tài)機(jī)轉(zhuǎn)入傳輸中止?fàn)顟B(tài)，然后返回空閑狀態(tài)；如果信號(hào)有效，狀態(tài)機(jī)轉(zhuǎn)入存儲(chǔ)器或I/O讀寫狀態(tài)。