全面優(yōu)化FPGA能耗：FPGA電源分析

　　能耗給設(shè)計(jì)帶來的限制可能比任何一個(gè)其他因素都來的多。隨著一個(gè)新的概念的不斷發(fā)展，平衡新功能和能耗效率成為一個(gè)首要問題。

　　以此對(duì)大部分的功能做出限制是不可能的，所以能耗的管理就成為一個(gè)設(shè)計(jì)成功關(guān)鍵因素。

　　控制，并降低電子設(shè)計(jì)的能耗將使整個(gè)產(chǎn)品的開發(fā)流程受益。這樣可以將一個(gè)不合適的產(chǎn)品改進(jìn)以適應(yīng)市場，但是這也需要在成本和制造上做出變化。舉例來說，一個(gè)低能耗的設(shè)計(jì)使用更小的電源，更少的元件，和一個(gè)更小的外殼。這樣可以減低設(shè)計(jì)的復(fù)雜程度，并最終降低產(chǎn)品的成本。

　　在此之外，一個(gè)擁有低能耗的設(shè)計(jì)會(huì)有一個(gè)更簡單和低成本的熱解決方案。減少熱源，通過空氣流動(dòng)的來降低溫度都對(duì)產(chǎn)品有很多的好處。對(duì)產(chǎn)品工作溫度的有效控制也對(duì)產(chǎn)品的耐用性有很大的貢獻(xiàn)。產(chǎn)品的工作溫度直接影響性能和產(chǎn)品壽命，所以電源管理對(duì)于高性能產(chǎn)品來說就很重要。但是這一切只有在原型機(jī)的階段才能實(shí)現(xiàn)。

　　讓電子產(chǎn)品的設(shè)計(jì)符合電源要求需要各個(gè)方面配合。系統(tǒng)工程師，軟件工程師，嵌入式工程師，和板級(jí)布線工程師都需要通盤考慮來達(dá)到目前對(duì)電源的要求。新技術(shù)和流程給工程師帶來了新的挑戰(zhàn)，而我們也要因此而做出改變。

　　新的困境

　　當(dāng)產(chǎn)品尺寸在不斷縮小，便攜式產(chǎn)品到處都是的時(shí)候，電源管理就成為一個(gè)新的老問題。薄型電源電池，小尺寸外殼的復(fù)雜性，和對(duì)高性能的需求都對(duì)電源管理來說是一個(gè)很大的挑戰(zhàn)。

　　而類似FPGA的可編程器件的加入則更增加了管理的復(fù)雜性。可編程器件正在重新定電源的能耗。和可以預(yù)測(cè)的傳統(tǒng)的設(shè)備能耗相比，F(xiàn)PGA的能耗不能僅僅從簡單的數(shù)據(jù)來推測(cè)。FPGA的能耗和內(nèi)部的程序的尺寸和種類有很大的關(guān)系。

　　在嵌入式FPGA設(shè)備理管理電源的難度和設(shè)備本身一樣的復(fù)雜。因?yàn)镕PGA的能耗很大程度上取決于內(nèi)部的程序，能耗僅可被可以計(jì)算嵌入式自身能耗的工具來預(yù)測(cè)?；蛘呔褪堑鹊皆蜋C(jī)的階段，通過真實(shí)的電源消耗來計(jì)算，以此來修改設(shè)計(jì)以達(dá)到性能和能耗的平衡。但是這樣的延遲計(jì)算使得傳統(tǒng)的設(shè)計(jì)流程無法支持目前的需求。

　　不管怎樣，F(xiàn)PGA提供許多了靈活的設(shè)計(jì)方式，并在性能上和ASIC拉近了差距，對(duì)現(xiàn)代的很多產(chǎn)品設(shè)計(jì)是很有吸引力的。但是能耗的不確定性和分析仍然是一個(gè)大問題。拉近看一下影響FPGA設(shè)備能耗的原因可以解釋管理的復(fù)雜程度和預(yù)測(cè)的難度。