什么是fpga_fpga是什么 - 全文

FPGA是Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列。FPGA是20世紀(jì)80年代中期出現(xiàn)的一種新型的可編程邏輯器件，其結(jié)構(gòu)不同于基于與或陣列的器件。其最大的特點是可實現(xiàn)現(xiàn)場編程。所謂現(xiàn)場編程是指對于已經(jīng)焊接在PCB上或正在工作的芯片實現(xiàn)邏輯重構(gòu)，當(dāng)然也可在工作一段時間后修改邏輯。除FPGA外，基于GAL系列的ispLSI等在線可編程集成電路都也具有這種功能。

FPGA是Ross Freema于1985年發(fā)明的，當(dāng)時第一個FPGA采用2μm工藝，包含64個邏輯模塊和85000個晶體管，門數(shù)量不超過1000個，當(dāng)時他所創(chuàng)造的 FPGA被認(rèn)為是一項不切實際的技術(shù)，他的同事Bill Carter曾說：“這種理念需要很多晶體管，但那時晶體管是非常珍貴的東西?！彼匀藗冋J(rèn)為Ross的想法過于脫離現(xiàn)實。但是Ross預(yù)計：根據(jù)摩爾定律（每18個月晶體管密度翻一翻），晶體管肯定會越來越便宜，因此它必將成為未來不可或缺的技術(shù)。在短短的幾年時間內(nèi)，正如Ross所預(yù)言的，出現(xiàn)了數(shù)十億美元的現(xiàn)場可編程門陣列（FPGA）市場。但可惜的是，他已經(jīng)無法享受這一派欣欣向榮的景象，Ross Freeman在1989年已經(jīng)與世長辭了，但是它的發(fā)明卻持續(xù)不斷地促進電子行業(yè)的進步與發(fā)展。
我們知道構(gòu)成數(shù)字邏輯系統(tǒng)最基本的單元是與門、或門、非門等，而門電路是由用二極管、三極管和電阻等元件構(gòu)成的，然后與門、或門、非門又構(gòu)成了各種觸發(fā)器實現(xiàn)狀態(tài)記憶。FPGA同樣也屬于數(shù)字邏輯電路的一種，也是由最基本的元件構(gòu)成的。一片F(xiàn)PGA可以在內(nèi)部集成上億個門電路，打破了以往使用數(shù)量繁多分立器件實現(xiàn)電子裝置的歷史，不僅電路面積、成本大大減小，而且可靠性得到了大幅度的提升。
一般來說，F(xiàn)PGA內(nèi)部是由最小的物理邏輯單位LE、布線網(wǎng)絡(luò)、輸入輸出模塊與片內(nèi)外設(shè)組成的，而最小物理邏輯單元是指用戶無法修改的、固定的最小單元，設(shè)計者只能將這些單元通過互聯(lián)線將其連接起來，然后實現(xiàn)特定的功能。一個LE是由觸發(fā)器、LUT與控制邏輯組成的，從而同樣可以實現(xiàn)組合邏輯和時序邏輯。
隨著FPGA集成度的不斷增加，其內(nèi)部的片內(nèi)外設(shè)也越來越多，可集成SRAM、Flash、AD、RTC等外設(shè)，真正用單芯片方案完成系統(tǒng)設(shè)計，所以我們所理解的FPGA最底層是一些實實在在的門電路構(gòu)成的，然后由門電路構(gòu)成最小的物理邏輯單元，然后再通過布線層將這些最小物理邏輯單元連接成用戶需要的特定功能，我們所需要控制的僅僅是布線層之間的互連開關(guān)，這也是我們編程的對象，通過這些開關(guān)來改變功能。
FGPA按工藝分主要有SRAM工藝和Flash工藝（工藝是針對它們的編程開關(guān)來說的）兩類，基于SRAM工藝的FPGA最大的缺點是掉電數(shù)據(jù)會丟失無法保存，所以由FPGA構(gòu)成的系統(tǒng)，外部還需要增加一個配置芯片用于保存編程數(shù)據(jù)，在系統(tǒng)每次上電時都需要從配置芯片中將配置數(shù)據(jù)流加載到FPGA中，然后才能正常地運行，其優(yōu)點是靈活性很強。而基于Flash架構(gòu)的FPGA在掉電后不會丟失數(shù)據(jù)，無需配置芯片，上電即可運行，其特點非常類似ASIC，但卻比ASIC更加靈活可以重復(fù)編程。由此可見如果用基于Flash架構(gòu)的FPGA來取代ASIC的話，不僅風(fēng)險大大降低，而且成本也會大幅度地下降。

FPGA結(jié)構(gòu)
FPGA／CPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用IC芯片。相當(dāng)一個子系統(tǒng)部件 。

FPGA/CPLD結(jié)構(gòu)由三大部分組成的。1.一個二維的邏輯塊陣列，構(gòu)成了PLD器件的邏輯組成核心。2.輸入／輸出塊。3.連接邏輯塊的可編程內(nèi)部連線資源。連線資源：由各種長度的連線線段組成，其中有一些可編程的連接開關(guān)，它們用于邏輯塊之間、邏輯塊與輸入／輸出塊之間的連接。

對用戶而言，CPLD與FPGA的內(nèi)部結(jié)構(gòu)稍有不同，但用法一樣，所以多數(shù)情況下，不加以區(qū)分。
用戶可以反復(fù)編程、擦除、使用或者在外圍電路不動的情況下用不同的開發(fā)軟件在FPGA上實現(xiàn)不同的邏輯功能。

FPGA／CPLD 的應(yīng)用
隨著VlSI工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬個晶體管， FPGA／CPLD芯片的規(guī)模也越來越大，其單片邏輯門數(shù)已達到上百萬門，實現(xiàn)的功能也越來越強，同時也可以實現(xiàn)系統(tǒng)集成。FPGA／CPLD芯片在出廠之前都做過百分之百的測試，不需要設(shè)計人員承擔(dān)投片風(fēng)險和費用，設(shè)計人員只需在自己的實驗室里就可以通過相關(guān)的軟硬件環(huán)境來完成芯片的最終功能定義。所以， FPGA／CPLD的資金投入小，節(jié)省了許多潛在的花費。用戶可以反復(fù)地編程、擦除、使用或者在外圍電路不動的情況下用不同軟件就可實現(xiàn)不同的功能。用FPGA／PLD 試制樣片，能以最快的速度占領(lǐng)市場。
?FPGA／CPLD軟件包中有各種輸入工具和仿真工具，及版圖設(shè)計工具和編程器等全線產(chǎn)品，電路設(shè)計人員在很短的時間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。 當(dāng)電路有少量改動時，更能顯示出FPGA／CPLD的優(yōu)勢。電路設(shè)計人員使用FPGA／CPLD進行電路設(shè)計時，不需要具備專門的IC(集成電路)深層次的知識， FPGA／CPLD軟件易學(xué)易用，可以使設(shè)計人員更能集中精力進行電路設(shè)計，快速將產(chǎn)品推向市場。

PLD及IC開發(fā)----EDA工具
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計過程。因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。
1.由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。?
2.EDA軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果，在進行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。?
3.這類軟件的功能是對設(shè)計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。

常用的FPGA開發(fā)語言硬件描述語言
硬件描述語言HDL是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計可以從上層到下層（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化（EDA）工具，逐層進行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接下去，再用專用集成電路ASIC或現(xiàn)場可編程門陣列FPGA自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電路布線結(jié)構(gòu)。
1、VHDL: 1995年以前唯一制訂為標(biāo)準(zhǔn)的硬件描述語言，不具有晶體管開關(guān)級的描述能力和模擬設(shè)計的描述能力。目前的看法是，對于特大型的系統(tǒng)級數(shù)字電路設(shè)計，VHDL是較為合適的。
2、Verilog HDL: 是在1983年，提出了用于快速門級仿真的XL算法。隨著Verilog-XL算法的成功，Verilog HDL語言得到迅速發(fā)展?；赩erilog HDL的優(yōu)越性，Verilog有了模擬設(shè)計描述的能力。
3、Superlog一種新的系統(tǒng)級硬件描述語言，提供更多級別的硬件綜合抽象級，為各種系統(tǒng)級的EDA軟件工具所利用。 Superlog是一種具有良好前景的系統(tǒng)級硬件描述語言。
4、SystemC 系統(tǒng)級設(shè)計語言，能同時實現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級設(shè)計語言，滿足SoC的設(shè)計要求。

FPGA的發(fā)展前景
1、65nm工藝提升FPGA競爭力
65nm器件及提供高性能與低成本的多樣化應(yīng)用平臺
FPGA產(chǎn)業(yè)的每次重大飛躍都離不開半導(dǎo)體生產(chǎn)工藝的更新，它是半導(dǎo)體業(yè)最前沿的生產(chǎn)工藝、更新速度最快。從130nm到90nm再到65nm。生產(chǎn)工藝的不斷升級帶給FPGA更高的密度、更快的速度、更低的成本。FPGA廠商亦競爭激烈，一方面幫助用戶提供更多設(shè)計方案，進一步縮小產(chǎn)品尺寸、降低成本與功耗，另一方面為提升FPGA競爭力，拓寬其市場增值空間。FPGA業(yè)界雙雄爭先恐后發(fā)布基于65nm的產(chǎn)品系列。Altera發(fā)布了Stratix III系列，Xilinx宣布推出第二個系列的VIRTEX-5 LXT。?? 之后，半導(dǎo)體制造工藝將采用32nm節(jié)點，芯片制造商可以制造包含數(shù)十億個晶體管的單芯片產(chǎn)品，采用這種工藝的FPGA會包含一億個可編程邏輯門，而且FPGA平臺會采用創(chuàng)新的封裝技術(shù)將存儲器、模擬混合信號電路、通用接口、傳感器、各種I/O集成到一起，這樣的FPGA會成為許多電子產(chǎn)品的核心。
2、FPGA向SoC和專用化發(fā)展，做為設(shè)計通用平臺
自1990年來，F(xiàn)PGA的成本降低了500倍、功耗降低了50倍、邏輯容量提高了200倍、速度快了40倍，到2010年，F(xiàn)PGA在價格上降低5倍，容量增大5倍，單位功耗會有多5倍的功能，另外速度還會提升5倍，除了可編程邏輯功能外，F(xiàn)PGA還集成了很多IP硬核，例如最新的PCIe&以太網(wǎng)模塊、高速串行收發(fā)器、DSP模塊以及嵌入式處理器等向SoC發(fā)展。這與傳統(tǒng)DSP和CPU等處理器的發(fā)展方向類似，它們也在片上集成了各種硬件加速器，為特定應(yīng)用提供更高的性能。FPGA通過把更多硬核集成進去，能夠適合更多特定的市場，這是一個趨勢，不過和同類方案相比，F(xiàn)PGA是可編程的，繼承了很多可編程特性。
除了這種片上集成外，F(xiàn)PGA在未來有另一種革命性的趨勢，即利用系統(tǒng)級封裝技術(shù)(SiP)實現(xiàn)“虛擬SoC”。虛擬SoC可能會在同一個封裝中集成傳感器陣列、處理器、存儲器、通用接口、混合信號和高壓I/0等器件，以替代帶有固化IP的大芯片。由于是多個裸片，每種器件都可以使用最適合自己的工藝，在降低成本、功耗和體積的同時，保持了高性能。
3、基于FPGA的嵌入式系統(tǒng)EDA平臺
Xilinx推出業(yè)界應(yīng)用最廣泛設(shè)計套件ISE?9.1i
Altera發(fā)布Quartus?II?，延續(xù)效能優(yōu)勢：對于FPGA、CPLD以及結(jié)構(gòu)化ASIC設(shè)計，Quartus?II是性能和效能首屈一指的設(shè)計軟件。與高端65nm競爭FPGA相比，Quartus?II?軟件和Stratix?III?FPGA現(xiàn)在具有兩個速率等級優(yōu)勢，而且編譯時間快3倍。
Actel發(fā)布Libero?IDE?v8.1版本，助力便攜式設(shè)計
4、FPGA邁向設(shè)計通用平臺，滿足多樣化需求
FPGA主要向兩個方向發(fā)展以更好地滿足系統(tǒng)要求：高密度/高性能應(yīng)用和中等密度/成本的敏感型應(yīng)用。Altera表示，低成本和高性能這兩類產(chǎn)品在架構(gòu)和成本結(jié)構(gòu)上都有獨特的要求，低成本產(chǎn)品將挑戰(zhàn)目前許多中低密度ASIC應(yīng)用，而高性能產(chǎn)品將被做得越來越大，超過200萬ASIC門，主頻速度高于300 MHz。它將挑戰(zhàn)高端ASIC和其他系統(tǒng)元器件市場，例如網(wǎng)絡(luò)處理器及高端DSP處理器。未來Altera將繼續(xù)開發(fā)兩種類型的產(chǎn)品，加快向應(yīng)用市場滲透?！　半S著系統(tǒng)復(fù)雜度提升與上市時間加快，高性能FPGA的發(fā)展趨勢是將成為系統(tǒng)核心芯片，系統(tǒng)廠商對FPGA的要求也越來越嚴(yán)格，體現(xiàn)在功耗、性能、易用性和成本等四大方面。這樣的FPGA已經(jīng)演變成一種可編程系統(tǒng)平臺。
5、DSP和嵌入式應(yīng)用成熱點
由于在性能和靈活性方面的完美組合，F(xiàn)PGA在DSP領(lǐng)域的應(yīng)用越來越普遍，諸如通信、多媒體和國防行業(yè)等高增長的市場都非常需要高性能的DSP技術(shù)。這些市場的特點在于始終處于連續(xù)的變化之中，不斷變化的標(biāo)準(zhǔn)、市場需求、客戶需求以及競爭態(tài)勢。要跟上市場變化，企業(yè)就需要一種強大且靈活的處理器——FPGA就是這種特別適合的技術(shù)。FPGA將繼續(xù)集成更多的DSP硬核，以應(yīng)對3G、高清安防、高清視頻的需求。目前，在Xilinx Virtex5中已經(jīng)集成了640個DSP slice硬核，可以在550MHz頻率下達到352GMAC的性能！未來，F(xiàn)PGA的DSP處理性能會更高！
6、FPGA帶來的另一個應(yīng)用就是可重構(gòu)系統(tǒng)
（Reconfigurable System），目前這項技術(shù)還主要應(yīng)用在軍事和航天領(lǐng)域。目前所使用的嵌入式計算項目描述為“靜態(tài)”的，它依賴基于固定架構(gòu)的、已將現(xiàn)有軟件性能發(fā)揮到極至的硬件驅(qū)動型“點方案("point solutions)”。 “靜態(tài)方式缺乏滿足動態(tài)任務(wù)要求的多樣性，其所導(dǎo)致的性能下降或差強人意的匹配處理性能結(jié)果將損害我們的戰(zhàn)斗力?！?可重構(gòu)處理器或可重構(gòu)計算架構(gòu)是解決這個挑戰(zhàn)的關(guān)鍵。
7、FPGA生態(tài)系統(tǒng)成形
回顧歷史，半導(dǎo)體產(chǎn)業(yè)逐步走向細(xì)化，70年代的半導(dǎo)體公司包攬了設(shè)計的各個環(huán)節(jié)，到80年代，EDA軟件和FPGA興起，讓一部分工作外包，到90年代，再次讓芯片制造外包。“大容量大規(guī)模高度復(fù)雜FPGA的引進使這個產(chǎn)業(yè)再次分化，設(shè)計實現(xiàn)這個行業(yè)又分離出來了，設(shè)計實現(xiàn)公司真正要做的就是對設(shè)計的特性定義和對系統(tǒng)的定義?，F(xiàn)在全球半導(dǎo)體設(shè)計公司廣泛采用的無生產(chǎn)線（Fabless）模式 ， 除了代工廠之外，F(xiàn)PGA開發(fā)工具和測試廠商也紛紛推出了相應(yīng)的產(chǎn)品，促進了FPGA生態(tài)系統(tǒng)的形成。