FPGA核心知識詳解（1）：FPGA入門必備

　　電子發(fā)燒友網(wǎng)核心提示：對初級FPGA工程師而言，必須掌握FPGA相關(guān)基礎(chǔ)知識、精通硬件描述語言、熟練數(shù)字電路設(shè)計、加強工程項目的實踐。應(yīng)廣大初級FPGA工程師/FPGA愛好者之需，電子發(fā)燒友網(wǎng)策劃整合并隆重推出《FPGA核心基礎(chǔ)知識詳解》系列技術(shù)文章，以后會陸續(xù)推出其他章節(jié)，敬請廣大工程師朋友繼續(xù)關(guān)注和留意。

　　一、FPGA基礎(chǔ)知識

　　1. 什么是 FPGA？

　　現(xiàn)場可編程門陣列 （FPGA） 是由通過可編程互連連接的可配置邏輯塊 （CLB） 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對于專為特定設(shè)計定制構(gòu)建的專用集成電路 （ASIC） 而言，F(xiàn)PGA 能通過編程來滿足應(yīng)用和功能要求。

　　雖然市面上也有一次性可編程 （OTP） FPGA，但絕大多數(shù)是基于 SRAM 的類型，可隨著設(shè)計的演化進行重編程。

　　請參考下面的內(nèi)容來具體了解方框圖中的各個突出顯示區(qū)域。

　　
圖1.1 FPGA單元結(jié)構(gòu)

　?。?）IOB 細節(jié)

　　目前的 FPGA 可支持許多種 I/O 標(biāo)準(zhǔn)，因而為您的系統(tǒng)提供了理想的接口橋接。FPGA 內(nèi)的 I/O 按 bank 分組 （見下圖） ，每個 bank 能獨立支持不同的 I/O 標(biāo)準(zhǔn)。 目前最先進的 FPGA 提供了十多個 I/O bank，能夠提供靈活的 I/O 支持。

　　
圖1.2 FPGA內(nèi)的 I/O 按bank分組圖示

　?。?）CLB 細節(jié)

　　可配置邏輯塊是 FPGA 的基本邏輯單元。實際數(shù)量和特性會依器件的不同而改變，但是每個 CLB 都包含一個由 4 或 6 個輸入、一些選擇電路（多路復(fù)用器等）和觸發(fā)器組成的可配置開關(guān)矩陣。開關(guān)矩陣具有高度的靈活性，經(jīng)配置可以處理組合型邏輯、移位寄存器或 RAM。

　　
圖1.3高層次的 CLB 簡介

　?。?）DCM 細節(jié)

　　業(yè)界大多數(shù) FPGA 均提供數(shù)字時鐘管理（Xilinx 所有 FPGA 均具有此特性），幾乎消除了過去設(shè)計者在將全局信號設(shè)計到 FPGA 中時不得不面對的歪斜及其它問題。