FPGA與各組成器件之間互聯(lián) - FPGA的系統(tǒng)架構(gòu)組成和器件互聯(lián)問(wèn)題

　　FPGA與各組成器件之間互聯(lián)

　　系統(tǒng)架構(gòu)確定，下一步就是FPGA與各組成器件之間互聯(lián)的問(wèn)題了。通常來(lái)說(shuō)，CPU和FPGA的互聯(lián)接口，主要取決兩個(gè)要素：

　?。?）CPU所支持的接口。

　?。?）交互的業(yè)務(wù)。

　　通常來(lái)說(shuō)，F(xiàn)PGA一般支持與CPU連接的數(shù)字接口，其常用的有EMIF，PCI，PCI-E，UPP，網(wǎng)口（MII/GMII/RGMII），DDR等接口。作為總線類接口，F(xiàn)PGA通常作為從設(shè)備與CPU連接，CPU作為主設(shè)備通過(guò)訪問(wèn)直接映射的地址對(duì)FPGA進(jìn)行訪問(wèn)。根據(jù)是否有時(shí)鐘同步，通常總線訪問(wèn)分為同步或異步的總線，根據(jù)CPU外部總線協(xié)議有所不同，但數(shù)據(jù)、地址、控制信號(hào)基本是總線訪問(wèn)類型中總線信號(hào)所不能省略的。CPU手冊(cè)中會(huì)對(duì)信號(hào)定義和時(shí)序控制有著詳細(xì)的說(shuō)明，F(xiàn)PGA需要根據(jù)這些詳細(xì)說(shuō)明來(lái)實(shí)現(xiàn)相應(yīng)的邏輯。同時(shí)CPU還可以對(duì)訪問(wèn)時(shí)序進(jìn)行設(shè)置，比如最快時(shí)鐘，甚至所需的最小建立時(shí)間和保持時(shí)間，這些一般CPU都可以進(jìn)行設(shè)置，而這些具體參數(shù)，不僅影響FPGA的實(shí)現(xiàn)，也決定總線訪問(wèn)的速度和效率。對(duì)于同步總線，只需要根據(jù)輸入時(shí)鐘進(jìn)行采樣處理即可，但對(duì)于異步總線，則需要的對(duì)進(jìn)入的控制信號(hào)進(jìn)行同步化處理，通常處理方式是寄存兩拍，去掉毛刺。因此用于采樣的時(shí)鐘就與CPU所設(shè)置的總線參數(shù)相關(guān)，如采樣時(shí)鐘較低，等控制信號(hào)穩(wěn)定后在譯碼后輸出，一個(gè)總線操作周期的時(shí)間就會(huì)相對(duì)較長(zhǎng)，其處理的效率也相對(duì)較低；假如采樣時(shí)鐘過(guò)快，則對(duì)關(guān)鍵路徑又是一個(gè)挑戰(zhàn)，因此合理設(shè)定采樣頻率，便于接口的移植并接口的效率是設(shè)計(jì)的關(guān)鍵點(diǎn)和平衡點(diǎn)。

　　對(duì)于總線型的訪問(wèn)來(lái)說(shuō)，數(shù)據(jù)信號(hào)通常為三態(tài)信號(hào)，用于輸入和輸出。這種設(shè)計(jì)的目的是為了減少外部連線的數(shù)量。因?yàn)閿?shù)據(jù)信號(hào)相對(duì)較多一般為8/16/32位數(shù)據(jù)總線?？偩€的訪問(wèn)的優(yōu)勢(shì)是直接映射到系統(tǒng)的地址區(qū)間，訪問(wèn)較為直觀。但相對(duì)傳輸速率不高，通常在幾十到100Mbps以下。這種原因的造成主要為以下因素（1）受制總線訪問(wèn)的間隔，總線操作周期等因素，總線訪問(wèn)間隔即兩次訪問(wèn)之間總線空閑的時(shí)間，而總線操作周期為從發(fā)起到相應(yīng)的時(shí)間。（2）不支持雙向傳輸，并且FPGA需主動(dòng)發(fā)起對(duì)CPU操作時(shí)，一般只有發(fā)起CPU的中斷處理一種方式。這種總線型操作特點(diǎn)，使其可以用作系統(tǒng)的管理操作，例如FPGA內(nèi)部寄存器配置，運(yùn)行過(guò)程中所需參數(shù)配置，以及數(shù)據(jù)流量較小的信息交互等操作。這些操作數(shù)據(jù)量和所需帶寬適中，可以應(yīng)對(duì)普通的嵌入式系統(tǒng)的處理需求。

　　對(duì)于大數(shù)據(jù)流量的數(shù)據(jù)交互，一般采用專用的總線交互，其特點(diǎn)是，支持雙向傳輸，總線傳輸速率較快，例如GMII/RGMII、Upp、專用LVDS接口，及 SERDES接口。專用SERDES接口一般支持的有PCI-E，XAUI，SGMII，SATA，Interlaken接口等接口。 GMII/RGMII，專用LVDS接口一般處理在1GbpS一下的業(yè)務(wù)形式，而PCI-E，根據(jù)其型號(hào)不同，支持幾Gbps的傳輸速率。而XAUI可支持到10Gbps的傳輸速率，lnterlaken接口可支持到40Gbps的業(yè)務(wù)傳輸。

　　對(duì)于不同所需的業(yè)務(wù)形式及處理器的類型，則可選擇相應(yīng)的接口形式，來(lái)傳輸具體的業(yè)務(wù)?，F(xiàn)今主流FPGA中都提供的各種接口的IP。選擇FPGA與各型CPU互聯(lián)接口，一般選擇主流的應(yīng)用交互方案，特殊的接口缺少支撐IP，導(dǎo)致開發(fā)、調(diào)試、維護(hù)和兼容性的成本都較大，同時(shí)注意系統(tǒng)的持續(xù)演進(jìn)的需要，如只在本項(xiàng)目使用一次，而下一項(xiàng)目或開發(fā)階段已摒棄此類接口，則需提前規(guī)劃技術(shù)路線。畢竟一個(gè)穩(wěn)定、高效的接口互聯(lián)是一個(gè)項(xiàng)目成功的基礎(chǔ)。

　　不是所有的嵌入式系統(tǒng)都需要“高大上”的接口形式，各類低速的穩(wěn)定接口也同樣在FPGA的接口互聯(lián)中有著重要的角色，其中UART、SPI、I2C等連接形式也非常的常見(jiàn)。畢竟，一個(gè)優(yōu)秀的設(shè)計(jì)不是“高大上”的堆積，而是對(duì)需求最小成本的滿足。適合的才是最美的。