借人工智能東風(fēng)FPGA芯片設(shè)計(jì)順勢崛起

　　2015年，大數(shù)據(jù)、物聯(lián)網(wǎng)、人工智能、計(jì)算機(jī)視覺等行業(yè)呈現(xiàn)井噴之勢，與之切實(shí)相關(guān)的上下游產(chǎn)業(yè)也發(fā)生著天翻地覆的變化，FPGA就是其中之一。FPGA即現(xiàn)場可編程門陣列，是一種半定制的IC芯片。原廠（如XILINX、ALTERA、LATTICE、MicroSemi等）生產(chǎn)出的是空白的不含配置信息的FPGA芯片，顧客可根據(jù)自己的需要，利用片上所提供的各種資源開發(fā)自己的邏輯，將生成的配置信息寫入，從而將其變成自己所需功能的芯片，F(xiàn)PGA可近乎不限次數(shù)反復(fù)重配。

　　FPGA提供的資源包括查找表（lookup table）、觸發(fā)器（flip-flop）、分布式塊RAM、硬核乘加器、加法器超前進(jìn)位鏈、鎖相環(huán)（Phase-locked loop），可編程延時(shí)鏈，以及具備可配電平模式，阻抗匹配，輸入輸出或三態(tài)，串行解串功能的I/O管腳，以及連接這一切資源的可編程互連，時(shí)鐘走線等等。此外有些FPGA還集成了速率達(dá)幾十Gb每秒的收發(fā)器（Transceiver）、片內(nèi)處理器硬核（PowerPC、ARM等）、模擬的ADC、DAC等器件，形成了一顆Soc（System on a chip）的單芯片解決方案。

　　FPGA與其他解決方案的對比以及行業(yè)應(yīng)用

　　A.與專用集成電路（ASIC）對比：ASIC一旦被流片，其內(nèi)部結(jié)構(gòu)就處于凍結(jié)狀態(tài)，不能進(jìn)行修改，如果設(shè)計(jì)有問題，則需要重新流片，而一次性投入費(fèi)用（ non-recurring engineering）在ASIC成本中是比較昂貴的；FPGA所有資源都可以近乎不限次數(shù)地反復(fù)更改為新的連接配置，形成新的芯片功能，因此可重配置形成了FPGA一大特色。具體體現(xiàn)在以下幾方面：

　　1、比ASIC方案需要更短的開發(fā)時(shí)間，在激烈競爭的行業(yè)可以迅速占領(lǐng)市場。例如通訊行業(yè)，由于標(biāo)準(zhǔn)變動(dòng)頻繁，需要具備提供兼容的網(wǎng)絡(luò)從2G到3G，并進(jìn)一步從3G到4G LTE模式，因此FPGA在標(biāo)準(zhǔn)快速變動(dòng)時(shí)期、或者產(chǎn)品迅速演進(jìn)時(shí)期是一個(gè)很好的解決方案；當(dāng)標(biāo)準(zhǔn)固定下來或產(chǎn)品演進(jìn)穩(wěn)定后，對于一些市場容量巨大的行業(yè)，ASIC方案會(huì)及時(shí)跟進(jìn)，提供更低的價(jià)格，需要更少的功耗。

　　2、FPGA由于集成了片內(nèi)邏輯分析功能，可以在工作現(xiàn)場展開實(shí)況下的調(diào)試定位問題。因此FPGA常被用來做ASIC原型驗(yàn)證，減少一次性投入費(fèi)用（NRE.）打水漂的風(fēng)險(xiǎn)。

　　3、與ASIC方案相比，使用FPGA方案的產(chǎn)品具備了更長的可維護(hù)周期，更小的初期投入成本，因此FPGA已經(jīng)被保留用于許多垂直行業(yè)應(yīng)用中，因?yàn)檫@些行業(yè)產(chǎn)量小并且邏輯版本迭代快，因此不足以攤平NRE.費(fèi)用。對于這些小批量應(yīng)用，F(xiàn)PGA方案比更經(jīng)濟(jì)并且更具靈活性和產(chǎn)品可維護(hù)性。從原廠FAE服務(wù)客戶名單來看，F(xiàn)PGA的具體應(yīng)用行業(yè)包括數(shù)字信號處理，軟件定義無線電，ASIC原型設(shè)計(jì)，醫(yī)學(xué)成像，計(jì)算機(jī)視覺，語音識別，密碼學(xué)，生物信息學(xué)，計(jì)算機(jī)硬件仿真，射電天文學(xué)，金屬檢測等。

　　4、當(dāng)然FPGA相對ASIC方案也有不足之處，ASIC可以做到更高的集成度，需要更小的硅片面積，達(dá)到更高的工作頻率，更小的能源消耗；對于大規(guī)模且標(biāo)準(zhǔn)化的應(yīng)用，NRE.費(fèi)用可以平攤到忽略不計(jì)，因此ASIC具備更低的成本。當(dāng)然隨著技術(shù)的發(fā)展，F(xiàn)PGA也在功耗方面做的越來越出色，有些高端的 FPGA芯片甚至接近ASIC的功耗水平，然而硅片面積方面需要具備可編程能力，因此需要冗余資源配備，沒有太多優(yōu)化空間。

　　B.與處理器方案相比：

　　FPGA另一大特色就是并行運(yùn)行，與CPU順序執(zhí)行指令不同，F(xiàn)PGA內(nèi)的所有資源都在按各自時(shí)序并行運(yùn)行：

　　1.可以利用內(nèi)部為數(shù)眾多的查找表、寄存器、乘加器、IP硬核等資源對運(yùn)算密集型算法進(jìn)行并行實(shí)現(xiàn)，可以利用流水線方式優(yōu)化路徑時(shí)序，在一個(gè)時(shí)鐘周期的吞吐率下實(shí)現(xiàn)最為復(fù)雜的算法；

　　2.利用內(nèi)部分布式RAM定制任意所需存儲(chǔ)架構(gòu)、讀寫及更新方案，充分利用其巨大并行帶寬和可靈活定制的存儲(chǔ)位寬和深度，減少反復(fù)冗余訪問外部存儲(chǔ)器的需求，提高處理速度和效率。

　　打個(gè)比方，1可以類比為CPU，2可以類比為cache。

　　FPGA與GPU方案類似，都是并發(fā)運(yùn)行的，區(qū)別在于FPGA提供更細(xì)粒度、資源分配更靈活的并行執(zhí)行引擎，并且提供更靈活的cache，此外還提供更低的功耗。下圖說明了不同方案開發(fā)時(shí)間和可達(dá)到性能的關(guān)系（摘自XILINX ug998）。

　　從圖中可以看到FPGA在RTL開發(fā)流程可以達(dá)到最高的性能，但是花費(fèi)的開發(fā)時(shí)間是最長的。因此現(xiàn)在各大FPGA原廠都在力推系統(tǒng)級開發(fā)方案，包括 XILINX的高層次綜合（HLS）方案，以及ALTERA的OPENCL方案，可以將開發(fā)周期壓縮得更短，同時(shí)得到較高的性能。