借助于DDR3實現(xiàn)大型矩陣90°的轉(zhuǎn)置

在實際應用中，可能會碰到大型矩陣轉(zhuǎn)置的需求，尤其是對于圖像應用，轉(zhuǎn)置就是實現(xiàn)圖像的90°旋轉(zhuǎn)。

由于FPGA片內(nèi)的RAM資源一般不足以緩存這樣大規(guī)模的矩陣數(shù)據(jù)，所以一般都要借助于外部的存儲器，一般是DDR3。我們需要按照行的方向組織數(shù)據(jù)寫入DDR3，然后按照列的方向讀出數(shù)據(jù)。那么如何高效的利用DDR3的帶寬，是實現(xiàn)圖像矩陣90°翻轉(zhuǎn)的核心！

如下是一個大小為1920x1080的矩陣，存取DDR3的示意圖。寫入和讀取都按照4x4的塊來進行：

寫入時，按照如下的數(shù)據(jù)組織方式，至少需要4行緩存：

借助于DDR3實現(xiàn)大型矩陣90°的轉(zhuǎn)置

讀出時，按照如下的數(shù)據(jù)組織方式，也至少需要4行緩存：

借助于DDR3實現(xiàn)大型矩陣90°的轉(zhuǎn)置

閱讀全文

FPGA(591969) FPGA(591969)
DDR3(41693) DDR3(41693)
RAM(113632) RAM(113632)

華邦將持續(xù)擴產(chǎn) DDR3 SDRAM

和?x16 配置中均可提供高達?2133Mbps 的數(shù)據(jù)傳輸速率，并可與1.5V DDR3實現(xiàn)100%兼容。目前，華邦的?DRAM 產(chǎn)品布局包括1Gb-4Gb DDR3、128Mb-2Gb DDR

2022-04-20 16:04:03

2554

6657的DDR3初始化不成功

最近我在調(diào)試自制6657板子的DDR3初始化，發(fā)現(xiàn)一個很奇怪的現(xiàn)象，百思不得其解，我分別用GEL和KEYSTONE DDR3 INIT 在6657EVM開發(fā)板上做DDR3初始化，是沒有問題的，我用

2019-01-08 10:19:00

665x的DDR3配置

的命令重排和調(diào)度使得數(shù)據(jù)在最大吞吐量時也能有效的傳輸。通過打開和關閉DDR3 SDRAM的行來實現(xiàn)最大效率的使用數(shù)據(jù)，地址和命令總線。命令的重排順序在命令FIFO中。DDR3內(nèi)存控制器檢查在命令FIFO中

2018-01-18 22:04:33

6678中的EDMA3操作 (DDR3 DSP EDMA)

請教各位大蝦：怎樣實現(xiàn)6678和DDR3間的EDMA操作，哪位高手有相關的代碼可以共享哈還有就是當從DDR3中將數(shù)據(jù)一維搬至DSP中，處理完后再將DSP中的數(shù)據(jù)二維放至DDR3中時需要配置哪些寄存器，具體怎樣配置謝謝??！~

2018-06-21 16:49:06

DDR3 SDRAM的簡單代碼如何編寫

嗨，我是FPGA領域的新手?，F(xiàn)在我正在使用Genesys2。我必須控制DDR3內(nèi)存。我在Digilent網(wǎng)站上找到了一些使用micrlaze處理器的DDR3示例。但是，在我的情況下，我不必

2019-05-05 15:29:38

DDR3 ZQ校準簡單介紹

為了實現(xiàn)更強大的系統(tǒng)操作，DDR3 SDRAM驅(qū)動器設計通過降低電容得到了增強，動態(tài)片上端接（ODT）和新的校準方案。電容減少來自于使用新的合并驅(qū)動器。使用新驅(qū)動程序，組成輸出驅(qū)動程序的電路共享用于ODT。DDR2上使用單獨的結構作為輸出驅(qū)動器和終端阻抗。

2019-05-23 08:20:56

DDR3 的驅(qū)動問題

? ?在調(diào)試335x的DDR3時，用的是CCS，非操作系統(tǒng)調(diào)試。 ? ?按TI給的AM335x——StarterKit.gel，這個文件導入到CCS,debug的時候，DDR3可以驅(qū)動，讀寫正常。按

2018-06-21 10:59:20

DDR3仿真，讀數(shù)據(jù)時候，只有readdatavalid信號，沒有readdata，請教大神

最近在做DDR3的仿真測試，寫一個自定義的總線轉(zhuǎn)換成avalon總線，和DDR3的控制器（EMIF）互聯(lián)，傳輸數(shù)據(jù)，但是出現(xiàn)了有readdatavalid信號，而readdata一直是不定態(tài)的狀況

2016-05-25 20:20:21

DDR3內(nèi)存的PCB仿真與設計

1概述　　當今計算機系統(tǒng)DDR3存儲器技術已得到廣泛應用，數(shù)據(jù)傳輸率一再被提升，現(xiàn)已高達1866Mbps.在這種高速總線條件下，要保證數(shù)據(jù)傳輸質(zhì)量的可靠性和滿足并行總線的時序要求，對設計實現(xiàn)提出

2014-12-15 14:17:46

DDR3內(nèi)存詳解

轉(zhuǎn)載DDR3內(nèi)存詳解，存儲器結構+時序+初始化過程2017-06-17 16:10:33a_chinese_man閱讀數(shù) 23423更多分類專欄：硬件開發(fā)基礎轉(zhuǎn)自：首先，我們先了解一下內(nèi)存的大體結構工作流程，這樣會比較容量理解這些參數(shù)在其...

2021-07-27 07:10:34

DDR3命名

通過DDR3內(nèi)存名MT41J128M16-16Meg*16*8Banks通過命名怎樣算出內(nèi)存的大小？

2017-06-15 21:19:11

DDR3基本知識

DDR3（double-data-rate three synchronous dynamic random accessmemory）是應用在計算機及電子產(chǎn)品領域的一種高帶寬并行數(shù)據(jù)總線。DDR3 在 DDR2

2019-05-22 08:36:26

DDR3基礎詳解精選資料推薦

DDR3基礎詳解最近在IMX6平臺下做DDR3的測試接口開發(fā)，以前在學習嵌入式時，用的是官方源碼，沒有做過多的研究。此時需要仔細研究DDR3的引腳與時序，此篇是我在學習DDR3做的歸納與總結，其中有

2021-07-28 09:02:52

DDR3布線技巧

共享交流一下，DDR3布線技巧

2016-01-08 08:17:53

DDR3的CS信號接地問題

CPU的DDR3總線只連了一片DDR3，也沒有復用總線將DDR3的CS直接拉到地的話，DDR3初始化不成功所以說DDR3的CS信號是通過沿采樣的嗎，電平采樣不行？無法理解啊還是有其他方面原因

2016-11-25 09:41:36

DDR3設計與調(diào)試小結

本帖最后由一只耳朵怪于 2018-6-21 15:24 編輯各位好！關于DDR3，之前有小結過如果進行DDR3的SW leveling和進行EMIF4寄存器的配置。但是調(diào)試時，如果進行DDR3的問題定位，現(xiàn)小結一下，附上相關文檔。如有相關問題，可在樓下跟帖討論。謝謝！

2018-06-21 04:01:01

DDR3驅(qū)動例子

專家，你好，想節(jié)省代碼設計的周期，請問是否可以提供6670的DDR3的驅(qū)動例子？謝謝

2018-06-21 13:34:52

DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之處?

DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之處?

2021-03-12 06:22:08

ddr3模擬警告消息

你好，ISE版本為13.3，modelsim版本為10.1c 64bit.MIG工具為ddr3生成mcb。modelsim的transcript窗口中的消息如下

2019-07-08 08:44:42

矩陣轉(zhuǎn)置中的問題

先生/女士我已經(jīng)編寫了用于矩陣轉(zhuǎn)置的vhdl代碼但是我得到結果的問題意味著當我插入輸入，時鐘的值時，它沒有顯示任何東西。為什么它發(fā)生我無法理解...這里我我附上我的代碼結果......matrix.docx 11 KB

2020-03-11 09:33:36

矩陣的行列和轉(zhuǎn)置間的關系和特性是什么？

矩陣的行列和轉(zhuǎn)置間的關系和特性是什么？方陣的特征值和特征向量是什么？

2021-06-21 07:44:55

AM335x的DDR3設計和7寸屏設計

? ? ? BeagleBone的參考設計中，DDR3設計是DDR3 Device without VTT Termination。而其他的AM335X的參考設計都是有VTT Termination

2018-06-21 03:05:42

Altera DDR3讀取數(shù)據(jù)異常

因為工作的需要，最近做了下DDR3 IP核的讀寫仿真，仿真過程中DDR寫數(shù)據(jù)正常，但在對DDR讀取數(shù)據(jù)時出現(xiàn)以下的情況：1.MEM_DQ、MEM_DQS、MEM_DQSN始終為高阻態(tài)

2019-12-26 23:11:56

Cadence 6層板DDR3 PCB layout設計視頻下載鏈接:

://pan.baidu.com/s/1s402 密碼: 9362 播放密碼：QQ521122524以上為其中一節(jié)課程完整版視頻內(nèi)容：4顆DDR3拓撲講解4顆DDR3布局方法DDR3電氣規(guī)則設置等長設置DDR3信號分組等長原理DDR3等長設置DDR3電源處理DDR3布線繞線`

2014-12-17 21:16:37

Cadence 平板電腦6層板DDR3 PCB layout設計視頻教程

視頻內(nèi)容：4顆DDR3拓撲講解4顆DDR3布局方法DDR3電氣規(guī)則設置等長設置DDR3信號分組等長原理DDR3等長設置DDR3電源處理DDR3布線繞線

2015-07-30 21:34:09

FPGA和DDR3 SDRAM DIMM條的接口設計實現(xiàn)

DDR3 SDRAM內(nèi)存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個架構毫無疑問

2019-04-22 07:00:08

Gowin DDR3參考設計

本次發(fā)布 Gowin DDR3參考設計。Gowin DDR3 參考設計可在高云官網(wǎng)下載，參考設計可用于仿真，實例化加插用戶設計后的總綜合，總布局布線。

2022-10-08 08:00:34

Xilinx DDR3 資料

Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3資料。

2016-05-27 16:39:58

cyclone V控制DDR3的讀寫，quartusII配置DDR3 ip核后，如何調(diào)用實現(xiàn)DDR3的讀寫呢，謝謝

DDR3的IP核配置完畢后，產(chǎn)生了好多文件，請問如何調(diào)用這些文件實現(xiàn)DDR3的讀寫呢？看了一些文章，說是要等到local_init_done為高電平后，才能進行讀寫操作。請問DDR3的控制命令如

2016-01-14 18:15:19

labview實現(xiàn)PDF轉(zhuǎn)word功能

借助于.NET類，labview實現(xiàn)了PDF轉(zhuǎn)WORD的功能，這個功能還挺有用的。歡迎下載使用

2021-11-19 15:25:55

vc707 ddr3接口在某些情況下讀取數(shù)據(jù)與寫入數(shù)據(jù)不匹配

他vc707上運行我們的測試SW，那將是很棒的。這肯定有助于追查問題。該應用程序擴展了hello world示例，緩沖區(qū)放置在DDR3中。 heloworld.c和lscript.ld是附加的。提前致謝lscript.ld 5 KBhelloworld.c 3 KB

2019-09-09 10:20:26

xilinx平臺DDR3設計教程

看完保證你會做DDR3的仿真

2015-09-18 14:33:11

【創(chuàng)龍TMS320C6748開發(fā)板試用】事件觸發(fā)EDMA傳輸，實現(xiàn)矩陣轉(zhuǎn)置

StringSrc變量和StringDst變量放在DDR2中固定位置。1）在cmd中給變量安排地址2）給變量賦初值以及分配地址空間3、為了實現(xiàn)矩陣的轉(zhuǎn)置，用AB類傳輸，關鍵在與對PaRam參數(shù)的設置，其他的按鍵觸發(fā)

2015-10-16 09:45:34

【小知識分享】SDR/DDR1/DDR2/DDR3的接口區(qū)別

DDR3的頻率就是外頻的8倍 133=1066DDR2和DDR3的區(qū)別內(nèi)存相對于DDR2內(nèi)存，其實只是規(guī)格上的提高，并沒有真正的全面換代的新架構。DDR3接觸針腳數(shù)目同。DDR2皆為240pin。但是

2014-12-30 14:35:58

與Kintex 7的DDR3內(nèi)存接口

1.5V。所以我必須使用bank 15而不是bank 14來實現(xiàn)DDR3內(nèi)存接口。這意味著現(xiàn)在我要使用12,13和12號銀行。 15用于DDR3內(nèi)存接口?？梢允褂眠@3個銀行進行DDR3內(nèi)存接口嗎？使用不相鄰的銀行是一個問題嗎？請幫幫我。問候，Iroshana。

2020-04-17 07:54:29

主要講解矩陣運算中的放縮，乘法和轉(zhuǎn)置

第22章 DSP矩陣運算-放縮，乘法和轉(zhuǎn)置矩陣本期教程主要講解矩陣運算中的放縮，乘法和轉(zhuǎn)置。目錄第22章 DSP矩陣運算-放縮，乘法和轉(zhuǎn)置矩陣22.1 初學者重要提示22.2 DSP基礎運算指令

2021-08-11 08:41:19

從DDR3升級到DDR4，到底升級了哪些變化，ICMAX告訴你

，也無法安裝DDR3的內(nèi)存。ICMAX DDR型號總的來說，DDR4和DDR3相比，在各個方面都有著明顯的提升，出色的功耗和更加強勁穩(wěn)定的性能給多任務處理和運行大型游戲提供了堅實的硬件基礎，在PC領域大多

2019-07-25 14:08:13

你知道DDR2和DDR3的區(qū)別嗎？

并不會注意一些數(shù)字上的差異，如DDR3和DDr2，或許大多數(shù)人都會追求時髦選擇DDR3，但是你真的了解DDR2與DDR3的區(qū)別嗎？作為消費者，其實我們可主宰自己的命運，用知識的武器捍衛(wèi)自己的選擇。下面

2011-12-13 11:29:47

關于c6657 DDR3的問題

自己畫的6657的板，發(fā)現(xiàn)DDR3初始化有問題，初始化參數(shù)是按照芯片手冊來設置的，寫數(shù)據(jù)進去會出錯。初步懷疑是DDR3布線問題,請問TI的大神們，6657對DDR3的布線有什么具體的要求嗎？或者是

2018-06-21 05:42:03

基于DDR3存儲器的數(shù)據(jù)處理應用

了設計的一大挑戰(zhàn)。FPGA可通過在單個FPGA中實現(xiàn)多個視頻處理器來提供強大的處理能力。那么現(xiàn)在的挑戰(zhàn)就變成了要使數(shù)據(jù)盡快且高效地從FPGA進出。DDR3存儲器系統(tǒng)在大多數(shù)情況下可以為這些基于FPGA的系統(tǒng)

2019-05-27 05:00:02

基于FPGA的DDR3 SDRAM控制器的設計與優(yōu)化

進行了DDR3 SDRAM控制器的編寫，分析并提出了提高帶寬利用率的方法。最終將其進行類FIFO接口的封裝，屏蔽掉了DDR3 IP核復雜的用戶接口，為DDR3數(shù)據(jù)流緩存的實現(xiàn)提供便利。系統(tǒng)測試表明，該

2018-08-02 09:34:58

基于FPGA的DDR3六通道讀寫防沖突設計

作者：張鳳麒，張延彬，王忠勇；2018年電子技術應用第7期摘要：為了解決期貨行情數(shù)據(jù)加速處理中多個通道同時訪問DDR3時出現(xiàn)的數(shù)據(jù)讀寫沖突問題，實現(xiàn)了一種基于FPGA的DDR3六通道讀寫防沖突

2018-08-02 09:32:45

基于FPGA的DDR3多端口讀寫存儲管理的設計與實現(xiàn)

作者：吳連慧，周建江，夏偉杰摘要：為了解決視頻圖形顯示系統(tǒng)中多個端口訪問DDR3的數(shù)據(jù)存儲沖突，設計并實現(xiàn)了基于FPGA的DDR3存儲管理系統(tǒng)。DDR3存儲器控制模塊使用MIG生成DDR3控制器

2018-08-02 11:23:24

基于FPGA的DDR3用戶接口設計

Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核實現(xiàn)高速率DDR3芯片控制的設計思想和設計方案。針對高速實時數(shù)字信號處理中大容量采樣數(shù)據(jù)通過DDR3存儲和讀取的應用背景，設計和實現(xiàn)了

2018-08-30 09:59:01

大量收購現(xiàn)代DDR3

大量收購現(xiàn)代DDR3長期回收現(xiàn)代ddr3，高價收購現(xiàn)代DDR3.大量求購現(xiàn)代DDR3.深圳帝歐專業(yè)電子回收，帝歐趙生***QQ1816233102/879821252郵箱dealic@163.com

2021-10-13 19:12:25

大量收購現(xiàn)代DDR3 長期回收現(xiàn)代ddr3

2021-10-13 19:18:05

如何借助麻雀一號音視頻開發(fā)板速實現(xiàn)你的 IoT 構想

如何借助于 MicroPython，實現(xiàn)你的 IoT 構想？

2021-04-02 07:15:08

如何實現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設計？

均衡的定義和重要性是什么如何實現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設計？

2021-05-07 06:21:53

如何去實現(xiàn)高速DDR3存儲器控制器？

DDR3存儲器控制器面臨的挑戰(zhàn)有哪些？如何用一個特定的FPGA系列LatticeECP3實現(xiàn)DDR3存儲器控制器。

2021-04-30 07:26:55

如何提高DDR3的效率

現(xiàn)在因為項目需要，要用DDR3來實現(xiàn)一個4入4出的vedio frame buffer。因為片子使用的是lattice的，參考設計什么的非常少。需要自己調(diào)用DDR3控制器來實現(xiàn)這個vedio

2015-08-27 14:47:57

如何測量DDR3的VOH（DC）參數(shù)

大家好，我在DDR3規(guī)格中發(fā)現(xiàn)JEDEC79-3E定義VOH（DC）是DC輸出高測量級別（用于IV曲線線性）。但是沒有關于如何測量高輸出直流輸出的指南，特別是當信號在高電壓時有環(huán)時，請參見附圖。誰能

2019-04-17 13:59:13

如何用中檔FPGA實現(xiàn)高速DDR3存儲器控制器？

的工作時鐘頻率。然而，設計至DDR3的接口也變得更具挑戰(zhàn)性。在FPGA中實現(xiàn)高速、高效率的DDR3控制器是一項艱巨的任務。直到最近，只有少數(shù)高端（昂貴）的FPGA有支持與高速的DDR3存儲器可靠接口的塊

2019-08-09 07:42:01

如何自建仿真DDR3

自建Spartan6 DDR3仿真平臺

2019-08-01 06:08:47

怎樣對DDR3芯片進行讀寫控制呢

怎樣對DDR3芯片進行讀寫控制呢？如何對DDR3芯片進行調(diào)試？

2021-08-12 06:26:33

有沒有高人熟悉DDR3標準的？

在DDR3 Datesheet 中經(jīng)常提到 AC175，AC150，DC100，DC90指的是什么意思？？？

2012-07-30 20:59:49

求助，實現(xiàn)一下矩陣的轉(zhuǎn)置函數(shù)

本帖最后由 sugarr 于 2012-3-7 10:14 編輯求助，實現(xiàn)一下矩陣的轉(zhuǎn)置函數(shù)function r=rafun(y,M,N)y=reshape(y,M,N);f=@(x

2012-03-07 10:10:04

講解矩陣運算中的放縮，乘法和轉(zhuǎn)置

2021-08-11 06:05:03

請問為什么DSP需要外接DDR3? DDR3和外接Flash有什么區(qū)別和聯(lián)系？

本帖最后由一只耳朵怪于 2018-6-20 11:34 編輯各位專家好！剛剛學習DSP,還沒有入門。實驗室購買了TMS320C6678開發(fā)板。請問：1、為什么DSP需要外接DDR3?2

2018-06-20 00:40:57

請問如何修改GEL文件中DDR3 PLL配置？

背景：由于使用的是自己做的6678的板子，因此DDR3布線與EVM略有出入，DDR3無法運行在1333速率，只能運行在1066速率?，F(xiàn)在想要在板子上實現(xiàn)Nor flash boot，因此嘗試

2018-08-06 07:33:54

請問如何在FPGA中實現(xiàn)DDR3 SDRAM功能？

我需要在V7中實現(xiàn)與DDR3 SDRAM相同的功能和接口。這意味著命令/地址，讀取數(shù)據(jù)和寫入數(shù)據(jù)流的方向與MIG的方向不同。這可以實現(xiàn)嗎？

2020-07-14 16:18:04

Quamtum-SI DDR3仿真解析

Quamtum-SI DDR3仿真解析 Automated DDR3 Analysis

2010-04-29 09:00:11

4257

DDR3、4設計指南

DDR3DDRDDR4

電子學習發(fā)布于 2022-12-07 22:30:52

DDR3、4拓撲仿真

DDR3DDR

電子學習發(fā)布于 2022-12-07 22:34:02

DDR3布線參考

DDR3DDR

電子學習發(fā)布于 2022-12-07 22:57:54

DDR3布線參考

DDR3DDR

電子學習發(fā)布于 2022-12-07 22:58:53

DDR3、DDR4地址布線

DDR3DDR

電子學習發(fā)布于 2022-12-07 22:59:23

DDR和DDR2 DDR3 區(qū)別在那里

總結了DDR和DDR2，DDR3三者的區(qū)別，對于初學者有很大的幫助

2015-11-10 17:05:37

ddr3的讀寫分離方法有哪些？

DDR3是目前DDR的主流產(chǎn)品，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。最開始的DDR, 芯片采用的是TSOP封裝，管腳露在芯片兩側的，測試起來相當方便；但是，DDRII和III就不一樣了，

2017-11-06 13:44:10

8454

ddr4和ddr3內(nèi)存的區(qū)別,可以通用嗎

雖然新一代電腦/智能手機用上了DDR4內(nèi)存，但以往的產(chǎn)品大多還是用的DDR3內(nèi)存，因此DDR3依舊是主流，DDR4今后將逐漸取代DDR3，成為新的主流，下面我們再來看看DDR4和DDR3內(nèi)存都有哪些區(qū)別。相比上一代DDR3，新一代DDR4內(nèi)存主要有以下幾項核心改變：

2017-11-08 15:42:23

30896

基于FPGA的DDR3多端口讀寫存儲管理的設計與實現(xiàn)

為了解決視頻圖形顯示系統(tǒng)中多個端口訪問DDR3的數(shù)據(jù)存儲沖突，設計并實現(xiàn)了基于FPGA的DDR3存儲管理系統(tǒng)。DDR3存儲器控制模塊使用MIG生成DDR3控制器，只需通過用戶接口信號就能完成DDR3

2017-11-18 18:51:25

6412

基于Digilent介紹DDR3和mig

我們通過Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封裝，速度等級等信息。

2019-03-03 11:04:15

1909

DDR和DDR2與DDR3的設計資料總結

本文檔的主要內(nèi)容詳細介紹的是DDR和DDR2與DDR3的設計資料總結包括了：一、DDR的布線分析與設計，二、DDR電路的信號完整性，三、DDR Layout Guide，四、DDR設計建議，六、DDR design checklist，七、DDR信號完整性

2020-05-29 08:00:00