在ISE中直接調(diào)用chipscope進(jìn)行在線邏輯分析（2）

關(guān)于chipscope中各模塊的說明、調(diào)用等方法在以上的參考資料中都有詳細(xì)說明，在這里就不詳細(xì)敘述了。在此僅以一個(gè)簡(jiǎn)單的例子為例，說明一下我在ISE中直接調(diào)用chipscope Pro Analyzer進(jìn)行在線邏輯分析的實(shí)現(xiàn)方法。
首先在ISE中建立一個(gè)工程，并輸入如下的代碼：

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 21:26:06 02/26/2010
// Design Name:
// Module Name: mycounter
// Project Name:
// Target Devices:
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module mycounter(
input clk,
// input reset,
output sout
);
reg [19:0] cnt=0;
always @(posedge clk)begin
/* if(!reset)
cnt<=0;
else*/
cnt<=cnt+1;
end
assign sout=cnt[19];
endmodule
這里為了簡(jiǎn)單起見，把同步復(fù)位等信號(hào)也給屏蔽掉了。我使用的是自制的Spartan3的板子，其中FPGA選擇Xilinx公司的XC3S400-TQC144G；PROM 選擇Xilinx公司的XCF02SV0G20C，F(xiàn)PGA的時(shí)鐘管腳是P55；ISE套件使用的12.2版本。然后在PlanAhead中分配I/O管腳如下：

# PlanAhead Generated physical constraints

NET "clk" LOC = P55;
//NET "reset" LOC = P11;
NET "sout" LOC = P12;

接下來對(duì)代碼進(jìn)行綜合，無誤之后開始創(chuàng)建Chipscope的核。首先在ISE Project Navigator中點(diǎn)擊Project---New Source Wizard，選擇Chipscope Definition and Connection Wizard，輸入文件名，并一直點(diǎn)Next生產(chǎn).cdc文件，如圖1所示。

然后在工程文件視圖中雙擊剛剛生產(chǎn)的.cdc文件，則進(jìn)入Chipscope的設(shè)置界面，如圖2所示。

進(jìn)入Chipscope，首先出現(xiàn)是圖3所示的ICON核的界面。

點(diǎn)擊兩次Next之后，進(jìn)入到了ILA核的觸發(fā)參數(shù)設(shè)置界面?！坝|發(fā)”的含義自然是，在什么條件下使能“示波器”來采集波形。這里的觸發(fā)深度（trigger width）選擇為20（因?yàn)榍懊娉绦蛑卸x了reg [19:0] cnt），匹配方式選擇為“basic”，其余參數(shù)在簡(jiǎn)單的設(shè)計(jì)中一般不需要更改（較為復(fù)雜的設(shè)置可詳細(xì)參閱參考資料）。