在modelsim中指定賽靈思的仿真庫(kù)方法

1、批命令 A、開始-運(yùn)行：cmd 在DOS窗口輸入：“ compxlib –s mti_se –f all –l all –o c:\Modeltech _6.5d\xilinx_libs –p c:\Modeltech _6.5d\win32 ” c:\Modeltech _6.5d是modelsim的安裝目錄。整個(gè)運(yùn)行時(shí)間會(huì)很長(zhǎng)。
B、庫(kù)編輯成功后，在安裝目錄下的modelsim.ini文件中 library中加入： Xilinx_CoreLib = C:\modeltech_6.5\xilinx_libs\XilinxCoreLib Xilinx_unisim = C:\modeltech_6.5\xilinx_libs\unisim Xilinx_simprim = C:\modeltech_6.5\xilinx_libs\simprim 注意改掉只讀屬性。 關(guān)掉工程，重啟modelsim
2、 Xilinx ISE中有個(gè)工具直接轉(zhuǎn)換就OK。Windows開始菜單－ise-accesserise-Simulation library compilation wizard,圖形界面，指定編譯后庫(kù)地址，可以選擇自己所需要的庫(kù)。 其他與上面一致。
3、手動(dòng)方法： modelsim生成3個(gè)庫(kù)。 首先，介紹一下這三個(gè)庫(kù)。 Simprim_ver:用于布局布線后的仿真。 Unisim_ver :如果要做綜合后的仿真，還要編譯這個(gè)庫(kù)。 Xilinxcorelib_ver:如果設(shè)計(jì)中調(diào)用了CoreGen產(chǎn)生的核，則還需要編譯這個(gè)庫(kù)。 我們要為modelsim生成的是標(biāo)準(zhǔn)庫(kù)。所謂的標(biāo)準(zhǔn)庫(kù)就是modelsim運(yùn)行后，會(huì)自動(dòng)加載的庫(kù)。不過(guò)這方面我還不是很肯定。因?yàn)槲以诤蠓抡鏁r(shí)，還是 要為仿真指定庫(kù)的路徑，不然modelsim找不到。
第一步：在modelsim環(huán)境下，新建工程，工程的路徑與你想把庫(kù)存儲(chǔ)的路徑一致。
第二步：新建庫(kù)，庫(kù)名起作simprim_ver。我們首先就是要建的就是這個(gè)庫(kù)。
第三步：在modelsim的命令欄上，打下如下命令： vlog -work simprim_ver d:/Xilinx/verilog/src/simprims/*.v 其中的d:/Xilinx是我的Xilinx的安裝路徑，你把這個(gè)改成你的就行了。以下凡是要根據(jù)自己系統(tǒng)環(huán)境改變的內(nèi)容，我都會(huì)用綠色標(biāo)出，并加一個(gè)下 劃線。編譯完之后，你會(huì)發(fā)現(xiàn)你的工程文件夾下出現(xiàn)了一個(gè)simprim文件夾，里面又有很多個(gè)文件夾。這些就是我們要的庫(kù)了。
第四步：按照上面的方法，編譯另外兩個(gè)庫(kù)。所需要鍵入的命令分別如下： vlog -work unisim_ver d:/Xilinx/verilog/src/unisims/*.v vlog -work xilinxcorelib_ver d:/Xilinx/verilog/src/XilinxCoreLib/*.v 如果你想要編譯的是VHDL的庫(kù)，你需要建立的庫(kù)分別是simprim,unisim和xilinxcorelib。這三個(gè)庫(kù)所需要的modelsim指 令分別如下： vcom –work simprim d:Xilinx/VHDL/src/simprims/simprim_Vcomponents.vhd vcom –work simprim d:Xilinx/VHDL/src/simprims/simprim_Vpackage.vhd vcom –work simprim d:Xilinx/VHDL/src/simprims/simprim_VITAL.vhd vcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VCOMP.vhd vcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VPKG.vhd vcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VITAL.vhd vcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VCFG4K.vhd vcom –work xilinxcorelib d:Xilinx/VHDL/src/ XilinxCoreLib/*.vhd 關(guān)于VHDL方面，我沒有實(shí)踐過(guò)，如果有誤的話，改一下應(yīng)該問(wèn)題也不大。
第五步：把庫(kù)建好后，接下來(lái)的事情就是使它成為modelsim的標(biāo)準(zhǔn)庫(kù)。這只要修改modelsim安裝目錄下的modelsim.ini文件就可以 了。修改后的內(nèi)容如下： [Library] std = $MODEL_TECH/../std ieee = $MODEL_TECH/../ieee verilog = $MODEL_TECH/../verilog vital2000 = $MODEL_TECH/../vital2000 std_developerskit = $MODEL_TECH/../std_developerskit synopsys = $MODEL_TECH/../synopsys modelsim_lib = $MODEL_TECH/../modelsim_lib simprim_ver = G:/EDA/Xilinx/simprim_ver（庫(kù)的路徑，以下同） unisim_ver = G:/EDA/Xilinx/unisim_ver xilinxcorelib_ver = G:/EDA/Xilinx/xilinxcorelib_ver 注意的是，這個(gè)文件是只讀屬性。修改之前要把這個(gè)屬性去掉。
第六步：關(guān)掉工程，重啟modelsim。查看這3個(gè)庫(kù)是否在library框里面。 如果你看到了，那么恭喜！ 至此，就可以用ISE直接調(diào)用Modelsim做仿真了。