如何在EDK中使用自己的 IP核？

如何在EDK中使用自己的 IP核呢？這是很多人夢(mèng)寐以求的事情。然而在EDK以及ISE的各種文檔中對(duì)此卻遮遮掩掩，欲語還休。

在以往的設(shè)計(jì)中，無論是簡單的IPIF，還是要在EDK中開放的IP核中增加自己的一些修改。曾經(jīng)很是苦惱！
最近卻有意外的收獲。
無論你加入一個(gè)EDK IP核還是一個(gè) core generate 都會(huì)找到一個(gè) data的文件夾例如：C:\Xilinx\12.1\ISE_DS\EDK\hw\XilinxProcessorIPLib\pcores\xps_central_dma_v2_01_c\data
在該文件夾中會(huì)有一個(gè)重要的文件。xps_central_dma_v2_1_0.mpd,xps_central_dma_v2_1_0.pao.
這兩個(gè)文件的作用在于，對(duì)外部端口做了定義，其次對(duì)編譯的文件，編譯的順序做了規(guī)定?？墒钱?dāng)你修改的時(shí)候需要嵌入一個(gè)FIFO，DSP時(shí)該怎么辦呢？我們知道這些核的存在形式往往是ngc或者edn等。這是后就要?dú)w功于一個(gè)bdd文件了。例如plbv46_pcie_v2_1_0.bbd。其內(nèi)容如下：
################################################################################
##
## Copyright (c) 1995-2002 Xilinx, Inc. All rights reserved.
##
## opb_pci.bbd
##
## Black Box Definition
##
################################################################################

Files
afifo_16x136.ngc, dpram_36_512.ngc, dpram_36_512_32.ngc, dpram_36_1024.ngc, dpram_136_512.ngc, dpram_70_512.ngc, fifo_37x512.ngc, fifo_37x512_32.ngc, fifo_136x16.ngc, fifo_136x512.ngc, fifo_70x16.ngc, fifo_70x512.ngc, fifo_72x512.ngc, fifo_70x32.ngc, fifo_71x512.ngc
這就說明在PCIE中用了這么多的"核"。其次，還要注意的一點(diǎn)是devl 文件夾。往往生成IP核的時(shí)候會(huì)產(chǎn)生這么一個(gè)文件夾。這個(gè)文件里面是一個(gè)ISE工程。其實(shí)ISE早就為你準(zhǔn)備好了，只是沒有明確告訴你而已。正確的利用這個(gè)工程吧。你會(huì)得到驚喜的。

閱讀全文

賽靈思(130433) 賽靈思(130433)
IP(148231) IP(148231)
ISE(35876) ISE(35876)

評(píng)論

相關(guān)推薦

如何在實(shí)際電路中使用帶通濾波器

在本教程中，我們將了解此帶通濾波器、其背后的理論以及如何在實(shí)際電路中使用它。

2022-09-08 15:52:34

5591

如何在bash中使用條件語句

今天我們介紹一下如何在 bash 中使用條件語句。

2022-12-09 17:27:19

1812

如何在OpenCV中使用基于深度學(xué)習(xí)的邊緣檢測？

在這篇文章中，我們將學(xué)習(xí)如何在OpenCV中使用基于深度學(xué)習(xí)的邊緣檢測，它比目前流行的canny邊緣檢測器更精確。

2023-05-19 09:52:29

1608

如何在Linux中使用htop命令

本文介紹如何在 Linux 中使用 htop 命令。

2023-12-04 14:45:28

441

1.1 EDK及SDK部分術(shù)語

是一個(gè)IP核，這個(gè)IP核對(duì)外總線接口有PLB（包括一個(gè)DPLB和一個(gè)IPLB）、LMB（包括一個(gè)DLMB和一個(gè)ILMB）、FSL(8個(gè)FSL主、8個(gè)FSL從接口)、XCL（包括一個(gè)DXCL和一個(gè)

2013-05-04 17:51:46

EDK中使用MCB如何進(jìn)行修改

我在EDK中使用MCB，我正在對(duì)它進(jìn)行一些修改。但我發(fā)現(xiàn)了以下結(jié)果。我的寫作和閱讀工作正在爆發(fā)4.我在哪里可以改變它？對(duì)于那些從事AXI接口工作的人來說，MCB使用寫通道和讀通道在有效信號(hào)和就緒信號(hào)

2020-05-04 14:41:06

IP核生成并導(dǎo)出到SDK平臺(tái)

你好，我已經(jīng)在micrlaze中建立了用于SPI ip核心的EDK平臺(tái)。我正在使用Spartan6 FPGA以及如何使用Isim模擬edk中的SPI ip core以及如何驗(yàn)證spi ipcore。謝謝＆amp;問候Madhu B

2020-04-03 09:57:48

IP核簡介

本帖最后由 eehome 于 2013-1-5 09:59 編輯 IP核簡介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改

2011-07-06 14:15:52

IP核簡介

IP核簡介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD

2011-07-15 14:46:14

ip核

我想問一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個(gè)有點(diǎn)迷糊了

2017-08-07 10:09:03

ip核使用問題

我調(diào)用了一個(gè)ip核在下載到芯片中有一個(gè)time-limited的問題在完成ip核破解之后還是無法解決但是我在Google上的找到一個(gè)解決方法就是把ip核生成的v文件加到主項(xiàng)目文件中就是上面

2016-05-17 10:28:47

Aletra IP核

用Quartus II 調(diào)用IP核時(shí)，在哪可以查看IP核的例程

2014-07-27 20:28:04

Altera_IP核

Altera_IP核,僅供參考

2016-08-24 16:57:15

CAN控制器IP核(可直接在Nios II中使用)

2016-08-24 16:54:21

EDE IP Core可以直接被ISE使用嗎？

的只是IP核的功能，那么這個(gè)微型電池（或powerpc）的最簡單的系統(tǒng)是什么。謝謝。以上來自于谷歌翻譯以下為原文Hi all. Can EDK IP Core be directly used

2019-01-23 10:21:55

FPGA IP核的相關(guān)問題

我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨(dú)立的，只是集成在了一起呢，還是占用了FPGA的資源來形成一個(gè)RAM？如果我以ROM的形式調(diào)用該IP核，在

2013-01-10 17:19:11

VIP系列IP核使用

大家好，有沒有誰比較熟悉ALTERA公司的VIP系列ip核，我們用該系列IP核中的某些模塊（主要是scaler和interlacer）來實(shí)現(xiàn)高清圖像轉(zhuǎn)標(biāo)清圖像（具體就是1080p50轉(zhuǎn)576i30

2015-04-13 14:12:18

Vivado生成IP核

在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因?yàn)楣こ讨泻芏?b class="flag-6" style="color: red">IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個(gè)問題，還請(qǐng)大神告知是怎么回事？

2023-04-24 23:42:21

fpga關(guān)于IP核

求用sopc builder定制IP核的步驟，是9.0的軟件，假設(shè)硬件代碼已有

2013-09-14 18:35:40

ise中的iP核

請(qǐng)問哪位高手有ise軟件中的各個(gè)ip核的功能介紹

2013-10-08 16:41:25

quartus ip核破解

本帖最后由 ys_1*****8201 于 2016-5-19 14:16 編輯 Quartus IP核破解在完成quartus軟件安裝之后，一般都要進(jìn)行一個(gè)軟件破解。對(duì)于一般的需求來說

2016-05-19 14:13:09

vor Vivado 14.1如何在塊設(shè)計(jì)中使用以太網(wǎng)ip核心？

嗨，有什么例子vor Vivado 14.1如何在塊設(shè)計(jì)中使用以太網(wǎng)ip核心？我想將幀傳輸?shù)絇L進(jìn)行數(shù)據(jù)包檢查。（1GBit etho）謝謝HS

2020-03-16 09:54:01

xilinx FPGA的FFT IP核的調(diào)用

有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計(jì)，謝謝

2016-12-25 17:05:38

xps_tft EDK中的IP核有問題

我在EDK中使用xps_tft完成后我將它下載到頂點(diǎn)4 ML403 fx系列FPGA，我的vga能夠同步，但fpga會(huì)被加熱得非?？欤ㄔ趲酌腌妰?nèi)），這有什么問題？... ..謝謝。以上來自于谷歌翻譯

2019-03-01 13:38:21

【鋯石A4 FPGA試用體驗(yàn)】IP核之PLL（一）新建IP核

通過Quartus II 軟件創(chuàng)建PLL IP核。首先，要新建一個(gè)工程，這個(gè)方法在之前的帖子中已經(jīng)發(fā)過，不會(huì)的可以查看前面的相關(guān)帖子。創(chuàng)建好自己的工程：打開如下的菜單

2016-09-23 21:44:10

以計(jì)數(shù)器IP核為例了解IP使用流程

在較大工程中由于其局限性使用的越來越少，不推薦再學(xué)習(xí)；Verilog HDL為當(dāng)今主流的設(shè)計(jì)方式；用IP核代替用戶自己設(shè)計(jì)的邏輯，可以大大縮短開發(fā)周期，提供更加有效的邏輯綜合和實(shí)現(xiàn)。Altera IP

2019-03-04 06:35:13

使用isim在不使用硬件的EDK平臺(tái)上進(jìn)行SPI ip核心仿真

2020-04-03 09:54:09

使用標(biāo)準(zhǔn)IP附加示例打開ML507 EDK BSB設(shè)計(jì)時(shí)的地址錯(cuò)誤

嗨，如果您在位于此處的ML507板上下載帶有XPS 11.5的標(biāo)準(zhǔn)IP附加示例的EDK BSB設(shè)計(jì)http://www.xilinx.com/products/boards/ml507

2019-08-20 09:51:47

修改VIVADO ip核

請(qǐng)問我修改完MIG IP核以后，該如何進(jìn)行更新呢？搗鼓了半天，要么更新為源代碼，要么就是提示我自己添加的端口不存在

2018-11-12 19:46:15

關(guān)于IP核

剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個(gè)IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒有出來。正確的辦法應(yīng)該怎樣呢，謝謝指點(diǎn)。

2011-04-21 10:22:31

關(guān)于fpga的IP核

quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個(gè)文件全部要添加嗎？

2013-07-02 17:20:01

可以在EDK中使用Axi4Stream接口/總線嗎？

你好，我正在EDK中使用axi4stream。有人可以幫助我如何使用通過Vivado高級(jí)綜合（HLS）生成的ap_fifo / axi4stream接口可以在EDK中使用嗎？我正在使用Export

2019-02-28 13:47:30

可以在EDK中使用ISE的IP核嗎？

嗨，我想在EDK中使用ISE中提供的PCI Express IP核，這意味著我應(yīng)該將所有ISE IP核的verilog模塊導(dǎo)入EDK。這是可能的，如果可能的話請(qǐng)發(fā)送相關(guān)文件。謝謝＆amp;問候，Madhu.B

2020-03-24 08:14:50

在Kintex-7設(shè)計(jì)中使用PCIE IP核，userclk顯示不一樣的原因？

我在Kintex-7設(shè)計(jì)中使用PCIE IP核。從IP示例中，模擬在MMCM user2輸出處顯示125Mhz。我使用相同的核心，但在我的設(shè)計(jì)中它顯示62.5Mhz。兩個(gè)設(shè)計(jì)之間的輸入在100Mhz

2020-08-28 13:41:38

基于IP核的FPGA設(shè)計(jì)方法是什么？

核的分類和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？

2021-05-08 07:07:01

基于IP核的SoC接口技術(shù)

一些信息，而這些信息在集成時(shí)可能需要。為解決這些問題需要一個(gè)好的接口標(biāo)準(zhǔn)，一些大公司現(xiàn)在已有自己的IP核接口標(biāo)準(zhǔn)，比如Altera的Avalon，Atlantic、IBM的CoreConnect

2019-06-11 05:00:07

基于FPGA的IP核的DDS信號(hào)發(fā)生器如何用IP核

我畢業(yè)設(shè)計(jì)要做一個(gè)基于FPGA的IP核的DDS信號(hào)發(fā)生器，但是我不會(huì)用DDS的IP核，有沒有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。

2015-03-10 11:46:40

如何在IP Intergrator中使用vhd文件？

信息，所以我必須vhd包裝器文件中的實(shí)例化然后它可以通過合成流程。如何在IP Intergrator中使用此vhd文件？hdmi_i2c_sender.vhd 8 KB以上來自于谷歌翻譯以下為原文

2019-03-07 11:05:26

如何在ISE和EDK項(xiàng)目中共享ML605差分clk

失敗。1）如何在ISE和EDK項(xiàng)目中共享ML605差分clk（即CLK_P和CLK_N）？2）此外，我可以使用Xilinx時(shí)鐘模塊IP制作差分clk嗎？謝謝。以上來自于谷歌翻譯以下為原文Hi, I

2019-02-21 10:56:58

如何在Libero的開發(fā)環(huán)境下封裝通用的自定義的IP核？請(qǐng)各位大俠指點(diǎn)！

2019-11-13 23:09:18

如何在SOPC的NiosII中設(shè)計(jì)LCD顯示驅(qū)動(dòng)IP核？

通用的IP核，使得用戶可輕松集成屬于自己的專用功能；但對(duì)于一些特定的外設(shè)，沒有現(xiàn)成可用的IP核，如液晶模塊CBGl28064等。用戶可通過自定義邏輯的方法在SOPC設(shè)計(jì)中添加自定義IP核。在實(shí)際應(yīng)用中

2019-08-05 07:56:59

如何在我的VHDL頂級(jí)模塊中使用該IP核的一些示例？

作為我項(xiàng)目的一部分，我需要將ADC與7系列FPGA接口，我有一個(gè)SelectIO?接口向?qū)У?b class="flag-6" style="color: red">IP核。但是，我的整個(gè)項(xiàng)目都在VHDL中，IPi得到的是Verilog。請(qǐng)指出我如何在我的VHDL頂級(jí)模塊中使用該IP核的一些示例。最好的祝福

2020-05-21 12:31:59

如何在沒有EDK的ML505入門指南中構(gòu)建ACE文件？

嗨，我正在嘗試為“入門指南”中指定的button_led_test_hw.bit構(gòu)建一個(gè)ACE文件。我可以在EDK中使用xmd genace構(gòu)建它，但我不能正確地構(gòu)建它有影響。ACE文件的大小

2019-08-21 10:29:48

如何使用System Generator來創(chuàng)建自己的IP核

嗨，我正在嘗試學(xué)習(xí)如何使用System Generator來創(chuàng)建自己的IP核。首先，我在DocNav中找到了一個(gè)ug948-vivado-sysgen-tutorial文檔。我在哪里可以找到本文檔中描述的示例？我在安裝目錄中的“examples”文件夾中找不到完全相同的示例。提前致謝馬丁

2020-05-22 07:22:09

怎么解決EDK中RDPFIFO溢出的問題！

本帖最后由 machairodus 于 2014-5-29 00:10 編輯小弟我最近用EDK做一個(gè)視頻采集系統(tǒng)，做了一個(gè)視頻采集的IP核，希望將采集到的視頻數(shù)據(jù)傳到DDR2 中緩存。制作

2014-05-28 19:57:05

玩轉(zhuǎn)Zynq連載21——Vivado中IP核的移植

，找到拷貝好的IP核所在文件夾。完成添加好如圖所示，點(diǎn)擊Finish。如圖所示，在IP文件夾下，移植的IP已經(jīng)呈現(xiàn)出來。接下去可以例化這個(gè)IP到目標(biāo)工程中使用。`

2019-09-04 10:06:45

請(qǐng)教使用IP核的latency問題

本人FPGA小白一枚，最近使用到FPGA的IP核遇到一個(gè)問題。比如說：某個(gè)IP，用于計(jì)算sin函數(shù)，使用了流水線機(jī)制，所有從輸入到輸出需要20個(gè)時(shí)鐘周期的延時(shí)。另外，還有一個(gè)IP，從輸入到輸出需要1

2021-06-19 11:06:07

請(qǐng)問Altera RAM IP核怎么使用？

2022-01-18 06:59:33

請(qǐng)問下什么叫不可使用IP核？

設(shè)計(jì)。本人剛剛接觸FPGA，對(duì)IP核的理解也是一知半解，是說比如我在verilog中，不能使用+，-，*，/，而必須自己親自設(shè)計(jì)，只可以用& ，|，！,^這些運(yùn)算是么？當(dāng)然我知道IP核遠(yuǎn)遠(yuǎn)不止我提到的這些，但是最基本的+,-,/,*肯定都不可以使用是吧。謝謝大家了！

2018-04-06 20:46:11

請(qǐng)問如何在設(shè)計(jì)中使用IP？

你好我對(duì)在設(shè)計(jì)中使用IP并嘗試學(xué)習(xí)一些基本內(nèi)容感到困惑。目前我正在嘗試使用ZYBO板讀取模擬信號(hào)，并從示例設(shè)計(jì)開始。https://github.com/Digilent/Zybo-XADC問題是

2020-08-14 09:25:30

請(qǐng)問我有可能自己開發(fā)IP核嗎？

各位大家好，我找到了xilinx zynq單板電腦板，但我發(fā)現(xiàn)它有顯示限制，我問他們的工程師，他們告訴我這塊板子使用xylon試用版IP而且只能在啟動(dòng)后30分鐘內(nèi)工作，我需要購買IP核的許可證，但我認(rèn)為許可證價(jià)格非常高，是否有可能自己開發(fā)IP核？有什么好建議嗎？

2019-10-21 09:50:42