fpga I/O 引腳都一樣嗎？為什么有些管腳只能分配為輸入，有的只能為輸出？求大神指點(diǎn)
2015-05-27 08:12:40
時(shí)，一切看起來(lái)正常，但是I/O管腳沒(méi)有問(wèn)題。我把它們配置得很低。我不能像為XC8分配代碼配置器那樣給他們命名。如果有代碼來(lái)處理I/O引腳，我試著用定時(shí)器0讓他們閃爍。謝謝。
2019-10-21 06:38:23
這里寫(xiě)目錄標(biāo)題I/O端口原理單片機(jī)知識(shí)點(diǎn)補(bǔ)充實(shí)戰(zhàn)1——閃爍LED指示燈I/O端口原理I/O英文全稱(chēng)是 Input/Output，即輸入/輸出。單片機(jī)端口是標(biāo)準(zhǔn)雙向口，就是說(shuō)，單片機(jī)的端口既可以
2022-01-20 07:55:51
組合運(yùn)用多種智能IO規(guī)劃工具能使引腳分配過(guò)程變輕松.pdf(195.84 KB)
2019-04-24 11:43:12
輕松實(shí)現(xiàn)高速串行I/OFPGA應(yīng)用設(shè)計(jì)者指南輸入/輸出（I/O）在計(jì)算機(jī)和工業(yè)應(yīng)用中一直扮演著關(guān)鍵角色。但是，隨著信號(hào)處理越來(lái)越復(fù)雜，I/O通信會(huì)變得不可靠。在早期的并行I/O總線中，接口的數(shù)據(jù)對(duì)齊
2020-01-02 12:12:28
MSP連接到同一存儲(chǔ)區(qū)的用戶I / O引腳。由于某種原因，與ADC的數(shù)字化數(shù)據(jù)引腳接口的FPGA的一些用戶I / O引腳被損壞。我們已經(jīng)生產(chǎn)了6塊FPGA板，所有這些板都在相同的引腳上出現(xiàn)問(wèn)題。我已經(jīng)
2020-04-07 12:26:15
選擇輸出模式（開(kāi)路或推拉）模式寄存器（PnMDOUT）。第三步。使用端口跳過(guò)寄存器（PnSKIP）選擇I/O交叉開(kāi)關(guān)要跳過(guò)的任何管腳。第四步。將端口引腳分配給所需的外圍設(shè)備（XBR0、XBR1）。第五步。啟用縱橫制（XBARE=‘1’）。...
2022-01-24 07:51:32
嗨， 我想把晶體振蕩器的CLK帶到FPGA里面的數(shù)字設(shè)計(jì)。該CLK連接到FPGA的I / O引腳。如果我在映射中運(yùn)行Impliment設(shè)計(jì)，我將得到錯(cuò)誤。所以我將在UCF文件中將網(wǎng)名命名如下。NET
2019-01-29 10:05:43
/1732.html由于核電廠工藝復(fù)雜,控制設(shè)備眾多，導(dǎo)致控制和測(cè)量點(diǎn)的數(shù)量非常龐大；同時(shí)，傳感器和執(zhí)行機(jī)構(gòu)的類(lèi)型也是多種多樣，供電方式、信號(hào)類(lèi)型也有所不同。面對(duì)如此復(fù)雜的情況,將所有I/O點(diǎn)數(shù)合理地分配
2018-02-22 13:18:08
，選擇生成的.tcl文件，點(diǎn)擊Run，引腳分配完成。 說(shuō)明：在實(shí)際的應(yīng)用過(guò)程中，我們應(yīng)該根據(jù)工程的子模塊個(gè)數(shù)和引腳的使用多少來(lái)選擇合適的引腳分配方式，筆者總結(jié)了以下幾條：（不喜勿噴，還望多多賜教）1
2018-07-03 07:22:06
`引腳分配規(guī)劃和擴(kuò)展I/O電路本文節(jié)選自特權(quán)同學(xué)的圖書(shū)《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt 核心板上專(zhuān)門(mén)留了一個(gè)LED
2015-05-06 11:31:16
電路設(shè)計(jì)的可選擇性豐富而言的。話說(shuō)回來(lái)，這里的“自由”也還是要建立在一定的基礎(chǔ)之上的。筆者根據(jù)多年的工程經(jīng)驗(yàn)，對(duì)于I/O與外設(shè)的連接擴(kuò)展，歸納出以下一些要點(diǎn)：●輸入和輸出時(shí)鐘信號(hào)盡量分配到專(zhuān)用的引腳
2019-04-12 06:35:33
/O信號(hào)分配 可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對(duì)的FPGA在信號(hào)分配方面也具有最復(fù)雜的設(shè)計(jì)指導(dǎo)原則。盡管Altera的FPGA器件沒(méi)有設(shè)計(jì)指導(dǎo)原則(因?yàn)樗鼘?shí)現(xiàn)起來(lái)比較容易)，但賽靈思
2020-09-07 11:01:46
單元有關(guān)的I/O引腳的文檔。有人能給我指出正確的方向嗎？謝謝。 以上來(lái)自于百度翻譯 以下為原文 I'm planning the use GFX module on PIC24J256DA206
2018-10-17 16:26:01
使用INIT_B引腳（內(nèi)部路由）作為標(biāo)記非FPGASEU檢查結(jié)果的通用I / O，此外還可以根據(jù)積分配置錯(cuò)誤檢查結(jié)果進(jìn)行驅(qū)動(dòng)。我看到INIT_B被描述為“Dedicated”（UG362，表2-2，第27頁(yè)），所以我不確定它是否可以作為通用I / O運(yùn)行。如果沒(méi)有，我需要專(zhuān)門(mén)為此目的的另一個(gè)輸出引腳。
2020-06-10 15:09:16
工業(yè)4.0指出了結(jié)合智能通信進(jìn)行深入自動(dòng)化趨勢(shì)。因此，在過(guò)程工程、工業(yè)自動(dòng)化和設(shè)備管理中，PLC需要配備更多的I/O端口。如果空間有限，控制器無(wú)法放入更多基板面，那么，我們必須增加模塊密度才能支持
2022-11-16 07:41:11
我想知道是否有必要在“引腳工具”實(shí)用程序中分配所有電源引腳。
2023-05-09 09:00:46
STM32單片機(jī)---（二）I/O應(yīng)用stm32I/O簡(jiǎn)介GPIO的8種工作模式stm32I/O簡(jiǎn)介在 STM32 中I/O 引腳，又稱(chēng)為GPIO (General-Purpose I/O)，可以被
2022-02-16 07:04:02
，/BIO引腳作為單向輸入，同時(shí)5410A的片上外設(shè)沒(méi)有I2C接口，所以，當(dāng)5410A需要控制外圍芯片或與其他芯片進(jìn)行通信時(shí)（如I2C通信），必須擴(kuò)展通用I/O口，本文首先介紹5410通用I/O口的多種擴(kuò)展
2018-12-04 10:35:48
的Aurora示例設(shè)計(jì)編寫(xiě)了我的Xdc文件。合成后，我打開(kāi)合成設(shè)計(jì)，在I / O規(guī)劃中，我可以在E2中分配o_tx_p的串行引腳，而在F8中分配i_rx_p。我檢查了VC707的shcematic，我確信
2019-03-01 09:18:11
將這些信號(hào)和FPGA的引腳進(jìn)行映射。 如圖所示，點(diǎn)擊ISE菜單上的“Tools à PlanAhead à I/O Pin Planning(PlanAhead) – Pre-Synthesis…”選項(xiàng)
2015-10-14 12:23:31
你好，我目前正在為我的Zynq 7020 FPGA做一個(gè)RTL引腳規(guī)劃。我有一個(gè)非?；镜膯?wèn)題。我在PL EMI上的PS和AXI EMC v3.0 ip核心上只有很少的接口。在合成之前，我可以為此IP核進(jìn)行引腳規(guī)劃嗎？另請(qǐng)告訴我針腳規(guī)劃的整個(gè)步驟。
2020-04-10 10:21:22
我得到了pic32層套件三，所以sisapoint的I/O不能使用，因?yàn)樗钠矫嫫婀诌B接器和昂貴的電路板是非常昂貴的！因此，我只想開(kāi)始學(xué)習(xí)pic32使用3led板和3swuitch按鈕，但當(dāng)我建立
2019-10-28 13:23:56
我使用的是XC2s100e，有很多未使用的I / O引腳。做我必須使用外部上拉電阻或連接到地，否則我可以留下未使用的引腳懸空。未使用/未連接的引腳是否會(huì)導(dǎo)致任何故障模式？謝謝以上來(lái)自于谷歌翻譯以下
2019-05-10 07:23:02
通訊等多種功能的家居控制系統(tǒng)。1.收集該智能家居套件的相關(guān)資料，包括原理圖、例程及開(kāi)發(fā)工具等；2.構(gòu)建開(kāi)發(fā)環(huán)境，具備程序下載的能力；3.使用I/O口實(shí)現(xiàn)對(duì)LED、RGB_LED、蜂鳴器、繼電器
2020-09-25 10:04:06
今日講解程序框圖組合運(yùn)用，利用While循環(huán)，條件結(jié)構(gòu)，事件結(jié)構(gòu)，反饋節(jié)點(diǎn)等多種程序框圖編譯小程序《溫度采集》。程序界面如下：程序要求：點(diǎn)擊開(kāi)始采集按鈕，采集進(jìn)度條進(jìn)行累計(jì)加一，同時(shí)隨機(jī)輸出
2020-08-05 21:24:14
其他14個(gè)I/O引腳。當(dāng)我把這個(gè)引腳連接到作用域時(shí)，它看起來(lái)是浮動(dòng)的。我假設(shè)我需要使用c配置位（這是我在pin8[OSCO]遇到同樣的問(wèn)題時(shí)所做的——我寫(xiě)過(guò)），但我似乎找不到什么。謝謝。
2019-08-22 13:10:44
本文旨在以具體案例探討企業(yè)如何進(jìn)行IPv6地址規(guī)劃與分配，從而合理和有效地使用IPv6地址資源。
2020-12-28 07:14:11
大家好，我使用i / o規(guī)劃為我的項(xiàng)目分配了引腳。我還需要在.xdc文件中寫(xiě)相同的內(nèi)容嗎？當(dāng)我們修改i / o規(guī)劃時(shí)，.xdc文件會(huì)自動(dòng)修改嗎？提前致謝，問(wèn)候，Reshma以上來(lái)自于谷歌翻譯以下
2018-11-06 11:35:37
##學(xué)習(xí)筆記一.相關(guān)表格1.PB3,PB4,PA13,PA14,PA15引腳可根據(jù)上表復(fù)用成普通IO口。在mcu復(fù)位的時(shí)候這幾個(gè)引腳被作為jtag的功能。當(dāng)我們要使用這些引腳作為普通的I/O時(shí)必須
2022-03-01 07:03:32
在使用數(shù)字I/O之后，PIN是否已經(jīng)不再使用PIN？我有PSoC開(kāi)發(fā)工具包和無(wú)意中分配一個(gè)數(shù)字I/O函數(shù)P0.5然后糾正分配回CapSense功能…，港口不再功能…CapSense功能我可以重新分配
2019-02-14 15:26:21
本文探討的重點(diǎn)是PCB設(shè)計(jì)人員利用IP，并進(jìn)一步采用拓?fù)?b class="flag-6" style="color: red">規(guī)劃和布線工具來(lái)支持IP，快速完成整個(gè)PCB設(shè)計(jì)。從圖1可以看出，設(shè)計(jì)工程師的職責(zé)是通過(guò)布局少量必要元件、并在這些元件之間規(guī)劃關(guān)鍵互連路徑
2018-08-30 16:18:04
`勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載49：PWM蜂鳴器驅(qū)動(dòng)之引腳分配特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1i
2018-02-27 21:50:07
，我找不到一個(gè)命令，我可以為其指定一個(gè)引腳子集，然后讓工具只考慮它們。例如說(shuō)我有四個(gè)可能的I / O引腳，AB1，AB2，AB3和AB4和內(nèi)部有四個(gè)數(shù)據(jù)引腳D1，D2，D3，D4。如何讓工具為這些數(shù)據(jù)
2018-10-22 11:05:25
大家好，我剛開(kāi)始學(xué)習(xí)FPGA并試圖弄清楚哪些FPGA引腳可以分配我的數(shù)據(jù)信號(hào)。我正在使用FPGA Spartan 6封裝TQG114器件LX9。查看產(chǎn)品規(guī)格，有102個(gè)可用的用戶I / O.這是
2019-04-23 06:55:23
嗨，我希望有人可能有經(jīng)驗(yàn)，可以推薦一個(gè)可以支持的工具包：65個(gè)輸出引腳5個(gè)輸入引腳所有I / O引腳均可在1.8V電壓下工作更多的I / O引腳將是一個(gè)獎(jiǎng)勵(lì)。我找不到一個(gè)帶有足夠I / O引腳的擴(kuò)展
2019-08-21 09:59:25
在QUARTUSII9.1中怎樣設(shè)置才能使EPM7256AE的普通I/O腳變?yōu)闀r(shí)鐘輸入腳：
2012-10-20 23:09:07
STM32 I/O引腳燒壞現(xiàn)象，檢測(cè)方法以及原因分析（IID：從不產(chǎn)生代碼和電路，只是代碼和電路的搬運(yùn)工）背景前言：在最近的項(xiàng)目中遇到兩次燒壞STM32 I/O引腳的情況，第一次燒壞是在機(jī)器運(yùn)行了有
2020-11-28 21:00:22
針對(duì)目前家庭智能化所存在的功能規(guī)劃不詳盡、設(shè)備功能單一、運(yùn)用技術(shù)參差不齊等缺點(diǎn)，本文運(yùn)用現(xiàn)場(chǎng)總線LonWorks技術(shù)開(kāi)發(fā)家庭智能控制系統(tǒng)，來(lái)實(shí)現(xiàn)家庭中三表計(jì)費(fèi)、三防（防火、防災(zāi)、防盜）、室內(nèi)環(huán)境
2021-06-17 07:30:00
針對(duì)目前家庭智能化所存在的功能規(guī)劃不詳盡、設(shè)備功能單一、運(yùn)用技術(shù)參差不齊等缺點(diǎn)，本文運(yùn)用現(xiàn)場(chǎng)總線LonWorks技術(shù)開(kāi)發(fā)家庭智能控制系統(tǒng)，來(lái)實(shí)現(xiàn)家庭中三表計(jì)費(fèi)、三防（防火、防災(zāi)、防盜）、室內(nèi)環(huán)境
2021-06-23 07:30:00
大家好，我使用PIC18F4620 40PIN DIP封裝，大約30的I/O引腳沒(méi)有使用。我不知道我應(yīng)該把它們留在硬件中，還是應(yīng)該把它們綁定到VDD或VSS？在軟件中也推薦使用未使用的I/O引腳
2019-01-25 14:33:08
IAM使用PIC32 MX795F512LMI設(shè)備I/O與MIL連接器引腳連接，能幫助我計(jì)算I/O引腳上的輸出電壓?jiǎn)幔? 以上來(lái)自于百度翻譯 以下為原文 Iam using
2019-04-18 06:14:54
我正在使用cusotmised Virtex 6 Fpga（V6_XC6VLX550T封裝FF1760）我正在嘗試使用VREF和VRP和VRN引腳作為用戶I / O引腳。任何人都可以幫助我，我能否根據(jù)我的要求使用這些引腳..
2020-06-11 12:06:58
=1;}我對(duì)pwm沒(méi)有問(wèn)題（這不是整個(gè)代碼），I/O端口引腳有問(wèn)題。當(dāng)我調(diào)用init_pwm1函數(shù)并啟用pwm時(shí)，我不能使用這些引腳（B10和B11）作為I/O引腳，我需要將它們?cè)O(shè)置為1或0，但我不能
2019-10-21 12:16:33
如何克服FPGA I/O引腳分配挑戰(zhàn)？
2021-05-06 08:57:22
如何在PlanAhead I / O引腳分配中啟動(dòng)LVDS系統(tǒng)時(shí)鐘？ I / O STD列中沒(méi)有LVDS選項(xiàng)？
2019-09-17 08:19:59
我需要使用PIN RA2作為其他職責(zé)，因?yàn)槲业碾娐窙](méi)有備件。我使用內(nèi)部比較器來(lái)產(chǎn)生中斷，但引腳RA2鏡像在引腳上的比較器O/P。我沒(méi)有多余的I/o，因此我不能使用PPS來(lái)重定向?？纯幢容^器圖，看起來(lái)
2019-10-29 14:01:33
你好先生：我有一個(gè)關(guān)于Spartan-6時(shí)鐘I / O引腳的問(wèn)題，數(shù)據(jù)表“UG382第24頁(yè)”就是說(shuō)“P和N輸入遵循與時(shí)鐘輸入引腳上的標(biāo)準(zhǔn)輸入相同的配置”，但我不知道其含義這個(gè)描述。我想這意味著
2019-07-15 14:04:11
你好Xilinx收發(fā)器使用CML IOSTANDARD。在xilinx 7系列示例設(shè)計(jì)中，有固定的GTREFCLK位置，但其他引腳未配置（txdata / rxdata）在下面的I / O表中，txdata和rxdata引腳未配置CML I / O標(biāo)準(zhǔn)。我如何配置CML I / O標(biāo)準(zhǔn)？
2020-08-13 10:10:53
MCU通用I/O引腳擴(kuò)展 低端MCU由于I/O口數(shù)量不足導(dǎo)致部分功能無(wú)法實(shí)現(xiàn)，用戶需要使用數(shù)字集成芯片進(jìn)行擴(kuò)展，如74LS系列移位寄存器，但是這種集成芯片也會(huì)由于引腳數(shù)量限制而無(wú)法確保單片機(jī)端口
2024-01-08 09:35:10
使用器件XC2S100E-6TQ144，我需要將4個(gè)GCK引腳中的3個(gè)配置為通用I / O引腳。第4個(gè)GCK用作100MHz時(shí)鐘。當(dāng)我使用其他3個(gè)GCK引腳作為通用I / O引腳時(shí)，在“器件
2019-05-08 08:00:24
您好!我將一個(gè)設(shè)計(jì)從EZ-UBFX2LPU微控制器遷移到EZ-UB-FX3。以前，我用I/O引腳控制一個(gè)緩慢的外圍設(shè)備（2×16字符液晶面板與8位數(shù)據(jù)總線）。這是容易的-我剛才寫(xiě)了我想要的值在LCD
2019-09-11 09:08:41
你好，我正在使用ISE 14.1在CPLD（XCR3256XL）上實(shí)現(xiàn)設(shè)計(jì)。我完成了原理圖，包含了所有I / O引腳并命名。原理圖包含6個(gè)解碼器和大量基本邏輯門(mén)（AND，NOR等）。當(dāng)我選擇我的頂級(jí)
2020-04-21 09:43:50
什么是I/O和控制引腳上的總注入電流？所有I/O和控制引腳上的總注入電流的值是多少？
2021-10-15 09:36:08
UG917，并在表格下方注明：1. CCLK是專(zhuān)用引腳，不需要IOSTANDARD或LOC屬性。同時(shí)，我們?cè)?b class="flag-6" style="color: red">I / O規(guī)劃板中找不到引腳“AA9”。所以，這個(gè)問(wèn)題，如果我們不指定具體的位置約束，就會(huì)出現(xiàn)錯(cuò)誤，如果我們想要指定特定的位置約束，我們就找不到建議的引腳數(shù)。我該怎么辦？謝謝您的回答。
2019-10-17 09:01:19
通過(guò)前面的輸入輸出的內(nèi)容（LED控制與按鍵的使用），我們對(duì)控制I/O口有了一個(gè)基本的了解。如果需要輸出高低電平，可以對(duì)該引腳進(jìn)行寫(xiě)"1"或者"0"；如果需要
2022-01-24 07:38:13
你好。我來(lái)自俄羅斯，因此我為我的英語(yǔ)道歉。我在工作臺(tái)ML402.I面臨以下問(wèn)題。在Virtex 4（XC4VSX35）“固件”期間，I / O輸出狀態(tài)處于高電平（'1'）。對(duì)于我的項(xiàng)目，這是不可接受的。是否有可能使I / O的固件輸出期間處于低電平（'0'）？謝謝。
2020-06-18 08:51:59
大家好，物理封裝引腳分配完成后，ISE自動(dòng)推斷I / O芯片分配使用LOC約束。有沒(méi)有辦法明確分配特定的I / O芯片墊？謝謝。以上來(lái)自于谷歌翻譯以下為原文Hi All, ISE
2019-02-14 12:12:04
大家好，我想檢查FPGA功能和I / O引腳功能在我的主板上使用“Selftest application”。在我的Selftest應(yīng)用程序中，我可以使用哪些方法來(lái)檢查這些？請(qǐng)?zhí)峁┮恍┫敕?。謝謝
2019-04-01 12:33:26
這是一個(gè)關(guān)于 CX3 上未使用的 I/O 引腳的簡(jiǎn)單問(wèn)題。CYUSB306X 數(shù)據(jù)表（第 20 頁(yè)）建議 \" 應(yīng)使用內(nèi)部上拉電阻 \" 將所有未使用的 I/O 拉高。 但是，我
2024-02-22 06:55:29
求西門(mén)子PLC控制沼氣發(fā)電程序 I\o分配表謝謝
2016-10-15 16:16:11
你好，我使用PIC16F18326，并且用I/O引腳（RC0）供電電路。PIC在3.3伏特上運(yùn)行，IO引腳是高的，所以它有3.3伏，直到它連接到電路，我想它的權(quán)力，然后它下降到2.8伏。它為I
2018-12-26 16:05:54
1、明確硬件總體需求情況，如CPU處理能力、存儲(chǔ)容量及速度、I/O端口的分配、接口要求、電平要求、特殊電路要求等等。2、根據(jù)需求分析制定硬件總體方案，尋求關(guān)鍵器件及相關(guān)技術(shù)資料、技術(shù)途徑和技術(shù)支持
2017-09-07 10:55:59
請(qǐng)問(wèn)一下能不能使用軟件進(jìn)行系統(tǒng)規(guī)劃？
2021-04-28 06:28:34
我需要為我的項(xiàng)目使用100Mhz時(shí)鐘信號(hào)，我正在使用Zynq zc706板。我添加了我的clcok信號(hào)原理圖。我的問(wèn)題是我不知道我應(yīng)該將哪個(gè)引腳用于我的時(shí)鐘信號(hào)。我讀了很多文件，比如/系列時(shí)鐘規(guī)劃或引腳和包裝。我不能使用系統(tǒng)時(shí)鐘引腳，因?yàn)樗?b class="flag-6" style="color: red">o LVDS I / O st。有沒(méi)有針的建議。我很困惑
2019-10-09 08:32:42
嗨，有沒(méi)有可能使用PGM/PGC/PGD作為I/O引腳，并用它們來(lái)編程這些引腳的C？我怎樣才能做到呢？也有可能用ASPEL（ATMEGA61M1）做“SPI編程”引腳嗎？非常感謝你！祝您有個(gè)美好
2019-03-18 13:33:22
模擬引腳能否簡(jiǎn)單地用于數(shù)字I／O？
2019-09-10 05:55:35
如果通過(guò)Cros***ar寄存器使能并分配為P0.0和P0.1引腳，那么，我還可以用這兩個(gè)引腳為通用I/O嗎？
2019-09-09 02:26:57
通過(guò)實(shí)例在Matlab中展現(xiàn)了基于動(dòng)態(tài)規(guī)劃法,解決電力資源合理分配的問(wèn)題,使得現(xiàn)實(shí)中電力資源的分配問(wèn)題得到簡(jiǎn)化和程序化。結(jié)果顯示,動(dòng)態(tài)規(guī)劃法在電力資源的合理分配問(wèn)題上比較實(shí)用
2011-12-07 14:15:08
19 網(wǎng)組網(wǎng)和規(guī)劃過(guò)程中遇到的一些問(wèn)題，提出了相應(yīng)的解決辦法。既然是試驗(yàn)網(wǎng)，那么各種新的組網(wǎng)思想、方法和設(shè)計(jì)方案都可以在試驗(yàn)中充分運(yùn)用和分析比較，以便在實(shí)踐中探尋出一套最優(yōu)的組合，以最佳的狀態(tài)、最好的身手迎接即將到來(lái)的3G大潮。
2017-12-13 09:50:02
788 
對(duì)于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計(jì)人員來(lái)說(shuō)，I/O引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。 由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型FPGA器件和高級(jí)BGA封裝確定I/O引腳配置或布局方案越來(lái)越困難。 但是組合運(yùn)用多種智能I/O規(guī)劃工具，能夠使引腳分配過(guò)程變得更輕松。
2019-06-03 08:06:002312
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論