ISE12.2設(shè)計(jì)套件強(qiáng)化了其部分可重配置技術(shù)設(shè)計(jì)流程，并通過智能時(shí)鐘門控技術(shù)降低24% 的 BRAM 功耗。賽靈思部分可重配置技術(shù)，是目前唯一經(jīng)行業(yè)驗(yàn)證的可重配置FPGA
2010-07-31 12:39:03
439 通過FPGA的多重配置可以有效地精簡控制結(jié)構(gòu)的設(shè)計(jì)，同時(shí)可以用邏輯資源較少的FPGA器件實(shí)現(xiàn)需要很大資源才能實(shí)現(xiàn)的程序。以Virtex5系列開發(fā)板和配置存儲器SPI FLASH為基礎(chǔ)，從硬件電路
2014-01-24 14:17:2213670 
AS安全模式建立完畢后，UE和gNB之間會觸發(fā)RRC重配置流程。
重配置信令流程如圖所示：
那么觸發(fā)重配置流程的目的以及重配置消息中有哪些關(guān)鍵字段呢？
1 RRC重配置流程的目的
2023-05-10 15:44:58
談?wù)?/b>TD-LTE及其測量技術(shù)
2021-05-26 06:55:49
必看FPGA電源需要高精度的理由這些電源IC之所以被用于ROHM與安富利聯(lián)合開發(fā)的賽靈思7系列FPGA及Zynq?-7000 All Programmable SoC…重點(diǎn)必看高速瞬態(tài)響應(yīng)的關(guān)鍵技術(shù)
2018-12-04 10:02:08
`賽靈思FPGA原理圖例子之s3astarter 賽靈思一向是FPGA領(lǐng)域里的領(lǐng)先者，運(yùn)用FPGA需要深入的理解它的工作原理，小編親子整理了s3astarter 的經(jīng)典fpga原理圖分享給電子工程師們。賽靈思FPGA原理圖例子之s3astarter [hide][/hide]`
2012-03-16 10:41:19
賽靈思公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP數(shù)字影院投影儀產(chǎn)品，均采用了賽靈思Virtex?-5 FPGA系列產(chǎn)品。
2019-08-19 07:12:03
賽靈思FPGA設(shè)計(jì)大賽參賽者自評分表格下載自評分表填寫指引：參賽者須于提交設(shè)計(jì)作品時(shí)一并呈交自評分表。每一個(gè)參賽作品最高可獲得10分自評分。請?jiān)谶m當(dāng)?shù)姆礁裆洗蚬?。參賽者作品自評分表格下載：[hide
2012-04-24 15:07:27
什么是賽靈思FPGA？如何幫助內(nèi)窺鏡制造商克服復(fù)雜的設(shè)計(jì)約束，生產(chǎn)出極具競爭優(yōu)勢的產(chǎn)品？如何幫助他們成功構(gòu)建外形小巧的低功耗內(nèi)窺鏡攝像頭、高性價(jià)比的攝像機(jī)控制單元（CCU），以及多功能、低成本的圖像管理設(shè)備？
2019-09-17 06:31:55
每一版本都提供了完整的FPGA設(shè)計(jì)流程，并且專門針對特定的用戶群體（工程師）和特定領(lǐng)域的設(shè)計(jì)方法及設(shè)計(jì)環(huán)境要求進(jìn)行了優(yōu)化。那大家知道賽靈思ISE? 設(shè)計(jì)套件11.1版對FPGA有什么優(yōu)化作用嗎？
2019-07-30 06:52:50
賽靈思Spartan開發(fā)板使用困境記錄原理圖和接口主要是對照核心板的原理圖，一般的接法就是賽靈思系列的單片機(jī)，連接好電源和下載器，記得預(yù)先安好驅(qū)動，驅(qū)動安裝成功與否能夠在設(shè)備管理器處查看。作者困境
2021-07-13 08:42:10
賽靈思Verilog(FPGACPLD)設(shè)計(jì)小技巧
2012-08-19 22:52:02
賽靈思Virtex-6 HXT FPGA ML630評估套件采用SiTime電子發(fā)燒友振具體型號為：SIT9102AI-243N25E200.0000，而目前針對這一型號sitime推出了抖動更低
2014-11-17 15:07:35
賽靈思Zynq-7000可擴(kuò)展處理平臺(EPP)將雙ARM Cortex-A9 MPCore處理器系統(tǒng)與可編程邏輯和硬IP外設(shè)緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出
2019-05-16 10:44:42
靈思公司在最先進(jìn)28nm高性能低功耗（HPL）技術(shù)部署上的再次成功，同時(shí)也是我們?yōu)榭蛻籼峁┳詈每删幊?b class="flag-6" style="color: red">技術(shù)承諾的又一次成功！為此， 我們深感驕傲和自豪，并希望與您——賽靈思攜手與之共贏的客戶朋友共同
2012-03-22 15:17:12
自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，（NASDAQ:XLNX））今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P，從而進(jìn)一步
2020-11-02 08:34:50
賽靈思有哪幾種ISE設(shè)計(jì)套件配置版本 ？
2021-04-30 06:30:50
最近在用賽靈思的DDR3，用的AXi4接口，我寫入的地址是按照突發(fā)長度來的，連續(xù)給8個(gè)讀的地址，但是在DDR3端，dq_addr 一直在1418,1000,1010,0003,0002 等幾個(gè)地址中
2016-06-24 10:38:18
賽靈思的FPGA用什么開發(fā)工具編程，有沒有大佬分享一下安裝包
2018-05-24 17:51:38
【來源】：《電子設(shè)計(jì)工程》2010年02期【摘要】：<正>賽靈思公司與聯(lián)華電子共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex-6FPGA,已經(jīng)完全通過生產(chǎn)前的驗(yàn)證
2010-04-24 09:06:05
賽靈思（XILINX）全新7系列FPGA詳述
2012-08-14 12:20:22
2019年“FPGA國際研討會”上，賽靈思發(fā)表了兩篇長論文，詳細(xì)介紹了賽靈思“自適應(yīng)計(jì)算加速平臺”ACAP的系統(tǒng)架構(gòu)和技術(shù)細(xì)節(jié)。本文將對ACAP的主要架構(gòu)創(chuàng)新進(jìn)行深入解讀，讓各位先睹為快。
2020-11-27 07:30:17
Cyclone? IV GX 收發(fā)器支持對收發(fā)器的不同部分進(jìn)行動態(tài)重配置，而無需對器件的任何部分?jǐn)嚯?。本章?jié)提供并講解了用于動態(tài)重配置各種模式的實(shí)例。您可以使用 ALTGX_RECONFIG
2017-11-14 10:53:11
。Xilinx(賽靈思)微處理器是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商，具有廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP核，其產(chǎn)品被廣泛運(yùn)用在無線電話基站、DVD播放機(jī)的數(shù)字電子應(yīng)用技術(shù)中
2019-10-18 11:46:45
FPGA是用altera多還是賽靈思的多呢，我買的開發(fā)板是altera的，但是很多人推薦說學(xué)習(xí)賽靈思的好
2016-01-09 21:27:25
FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)，DSP算法是很多工程師在設(shè)計(jì)過程中都會遇到的問題，本文將從FPGA設(shè)計(jì)的角度來講解浮點(diǎn)DSP算法的實(shí)現(xiàn)。FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)是賽靈思工程師最新力作，資料不可多得，大家珍惜啊1FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)[hide][/hide]
2012-03-01 15:23:56
的一條或多條路徑。在 FPGA 設(shè)計(jì)中主要有四種類型的時(shí)序約束：PERIOD、OFFSET IN、OFFSET OUT 以及 FROM: TO（多周期）約束。賽靈思FPGA設(shè)計(jì)時(shí)序約束指南[hide][/hide]`
2012-03-01 15:08:40
28nm 架構(gòu)發(fā)布，具有時(shí)鐘門控技術(shù)、部分重配置技術(shù)支持針對目標(biāo)設(shè)計(jì)平臺推出ISE11 設(shè)計(jì)套件領(lǐng)域?qū)Ｓ梅椒?b class="flag-6" style="color: red">賽靈思重要里程碑事件2009年4月2009年10月2010年3月2010年2月2010年5月ISE12設(shè)計(jì)套件
2012-08-12 12:22:46
Xilinx PlanAhead工具資料說可以用來部分動態(tài)重配置，我現(xiàn)在想對芯片的每一幀中每一位進(jìn)行逐位翻轉(zhuǎn)的動態(tài)重配置，使用PlanAhead能夠?qū)崿F(xiàn)么？應(yīng)該怎么理解Planahead的部分重配置，如何應(yīng)用？希望知道的朋友告訴下，對這個(gè)有點(diǎn)迷茫。
2015-06-01 10:11:33
` 本帖最后由 MGJOY 于 2017-4-10 15:07 編輯
本周三，4月12日，賽靈思FPGA技術(shù)及應(yīng)用線上公開課。歡迎大家觀看、學(xué)習(xí)交流~分享主題【賽靈思FPGA人工智能領(lǐng)域技術(shù)及應(yīng)用】嵌入式視覺領(lǐng)域技術(shù)和解決方案機(jī)器學(xué)習(xí)方面的技術(shù)和解決方案ADAS/自動駕駛方面的應(yīng)用`
2017-04-10 15:06:16
能做賽靈思方案的，請聯(lián)系
2019-01-21 19:31:40
`{:4_122:}{:4_122:}搶樓啦??！“賽靈思”搶樓活動第二輪中獎樓層公布號外號外{:4_104:}：為了答謝各位壇友們的大力支持，我和我的小伙伴們決定在增加5個(gè)中獎樓層，讓各位中獎的幾率
2013-10-11 10:40:34
電子發(fā)燒友發(fā)動搶樓活動咯?。?！{:4_103:}{:4_103:} 速速搶樓，好禮等你拿?。:4_101:}一、活動名稱：“賽靈思研討會視頻點(diǎn)播”搶樓活動二、活動口號： “看視頻聊感悟 送好禮”賽
2013-09-11 19:01:57
一、活動名稱：“賽靈思研討會視頻點(diǎn)播”搶樓活動二、活動口號： “看視頻聊感悟 送好禮”賽靈思搶樓行動現(xiàn)在開始！三、活動時(shí)間： 第1輪：9月12日—9月27日四、活動禮品：10元話費(fèi)(移動、聯(lián)通、電信
2013-09-11 18:53:20
Victor Peng說他此番來中國的目的，是要向產(chǎn)業(yè)宣布公司的未來愿景與戰(zhàn)略藍(lán)圖。根據(jù)Peng的規(guī)劃，賽靈思將憑借新發(fā)展、新技術(shù)和新方向，打造“靈活應(yīng)變的智能世界”。在該世界中，賽靈思將超越
2018-03-23 14:31:40
項(xiàng)目名稱：基于賽靈思PYNQ-Z2平臺的圖像實(shí)時(shí)力學(xué)測量試用計(jì)劃：申請理由本人在圖像輔助力學(xué)測量領(lǐng)域有三年的研究經(jīng)驗(yàn)，曾設(shè)計(jì)過類似基于光學(xué)及圖像的微納力學(xué)傳感器，想借助發(fā)燒友論壇和賽靈思
2019-01-09 14:49:25
`` 本帖最后由 DaveBryant 于 2017-4-30 18:04 編輯
一、前言電子發(fā)燒友人生的第一次申請，給了芯靈思A83T，對此倍感榮幸，非常感謝電子發(fā)燒友，在學(xué)校我也是經(jīng)常接觸
2017-04-30 17:46:23
`【芯靈思】物聯(lián)網(wǎng)|車聯(lián)網(wǎng)開發(fā)平臺“SIN-iMX6ul”正式發(fā)布攻堅(jiān)技術(shù)，開源共享，專注于芯專注于芯，天地之靈，行成于思新的產(chǎn)品，新的體驗(yàn)。"SIN-iMX6ul&
2016-07-23 18:41:25
重配置硬件的關(guān)鍵特性，比如并行性、可定制性、靈活性、冗余性和多功能性進(jìn)行了充分的探索。在概念設(shè)計(jì)完成后，我們希望在原型中實(shí)現(xiàn)設(shè)計(jì)。為此，賽靈思 Zynq?-7000 可擴(kuò)展處理平臺成為了理想選擇。該款
2019-07-05 08:34:21
Altera和賽靈思20年來都在FPGA這個(gè)窄眾市場激烈的競爭者，然而Peter Larson基于對兩個(gè)公司現(xiàn)金流折現(xiàn)法的研究表明，賽靈思是目前FPGA市場的絕對領(lǐng)先者。
2019-09-02 06:04:21
今年年初，賽靈思率先在FPGA領(lǐng)域提出目標(biāo)設(shè)計(jì)平臺概念，旨在通過選用開放的標(biāo)準(zhǔn)、通用的開發(fā)流程以及類似的設(shè)計(jì)環(huán)境，減少通用工作對設(shè)計(jì)人員時(shí)間的占用，確保他們能集中精力從事創(chuàng)新性的開發(fā)工作。
2019-08-13 07:27:15
賽靈思 MATLAB & Simulink Add-on插件是將 ModelComposer 和 System Generator forDSP完美結(jié)合的統(tǒng)一工具。
2021-01-28 06:33:40
，以便為Microblaze實(shí)現(xiàn)不同的periferal。我已經(jīng)讀過Spartan3 FPGA支持部分重配置，但我不知道它是否支持動態(tài)重配置，而Microblaze仍在使用中。有幫助嗎？提前致謝缺口
2019-05-14 06:28:56
哪位大神能提供款賽靈思的捕捉頻率高于400m，LVDS引腳數(shù)有130個(gè)，初學(xué)者請多多指教
2015-08-07 08:58:08
回收Xilinx帶板芯片， 回收工廠賽靈思XILINX系列IC：XC3S1500FGG676EGQ、XC5VLX50-1FFG676、XC5VLX110-1FFG676C
2021-12-17 10:02:19
國外的融合技術(shù)專家展示了一項(xiàng)基于FPGA的數(shù)據(jù)采集系統(tǒng)，用于合成孔徑成像技術(shù)。采用了Xilinx ISE設(shè)計(jì)軟件，支持ARM AMBA AXI4接口。文風(fēng)犀利，觀點(diǎn)新穎，F(xiàn)PGA中使用ARM及AMBA總線中不可多得的資料在賽靈思FPGA中使用ARM及AMBA總線[hide][/hide]
2012-03-01 15:48:17
基于賽靈思的FPGA的EtherCAT主站總線控制 ，論壇有做運(yùn)動控制這方面的技術(shù)嗎？目前我已實(shí)現(xiàn)帶32軸同步運(yùn)行，同步抖動±75ns，控制精度125us。感興趣的可以一起探討下
2018-07-23 12:00:39
作者：Nagesh Gupta 創(chuàng)始人兼 CEOAuviz Systems Nagesh@auvizsystems.com憑借出色的性能和功耗指標(biāo)，賽靈思 FPGA 成為設(shè)計(jì)人員構(gòu)建卷積神經(jīng)網(wǎng)絡(luò)
2019-06-19 07:24:41
和功能測試覆蓋了完整LTE協(xié)議棧及其應(yīng)用。射頻前端采用本地多輸入多輸出(MIMO)設(shè)計(jì)，可支持5MHz、10MHz、15MHz和20MHz多種不同帶寬?！ ∵@個(gè)仿真器中心采用三個(gè)賽靈思Virtex?-5
2019-06-17 06:36:10
FAST包處理器的核心功能是什么如何使用賽靈思FPGA加速包處理?
2021-04-30 06:32:20
一半，而性能提高兩倍。通過選擇一個(gè)高性能低功耗的工藝技術(shù)，一個(gè)覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴(kuò)展的架構(gòu)，以及創(chuàng)新的工具，賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價(jià)值， 為客戶提供具備 ASIC 級功能
2019-08-09 07:27:00
怎么利用賽靈思FGPA實(shí)現(xiàn)降采樣FIR濾波器？這種濾波器在軟件無線電與數(shù)據(jù)采集類應(yīng)用中都很常見。
2019-08-15 08:21:22
“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”活動持續(xù)火爆進(jìn)行中……………………活動得到了廣大電子工程師積極強(qiáng)烈的支持，為了回報(bào)電子工程師和網(wǎng)站會員，現(xiàn)在只需提交fpga設(shè)計(jì)方案，就有機(jī)會獲得賽靈
2012-07-06 17:24:41
剛開始學(xué)賽靈思的FPGA，求他的ISE軟件下載地址，我在網(wǎng)上沒搜到。謝謝了
2012-08-02 09:52:12
電子發(fā)燒友網(wǎng)訊：由賽靈思（xilinx）公司和華強(qiáng)PCB網(wǎng)贊助，電子發(fā)燒友網(wǎng)主辦的玩轉(zhuǎn)FPGA，賽靈思設(shè)計(jì)大賽已經(jīng)圓滿結(jié)束。本活動旨在建立一個(gè)FPGA技能展示和技術(shù)交流平臺，鼓勵廣大參賽者發(fā)揮
2012-09-06 11:52:48
專家進(jìn)行探討交流的機(jī)會，提高對技術(shù)知識的應(yīng)用和產(chǎn)品商業(yè)化的認(rèn)知；為廣大電子愛好者深入了解賽靈思產(chǎn)品的機(jī)會，利用賽靈思FPGA器件，開發(fā)設(shè)計(jì)產(chǎn)品，進(jìn)一步提高FPGA設(shè)計(jì)能力和水平?！ 〈筚悈⑴c情況
2012-09-06 11:54:16
與技術(shù)學(xué)院教授史治國：浙江大學(xué)信息與電子工程學(xué)系副教授徐文波：畢業(yè)于北京郵電大學(xué)碩士研究生，F(xiàn)PGA圖書作者活動獎品一等獎二等獎三等獎幸運(yùn)獎1名5名10名若干iPad2+Xilins Spartan-6開發(fā)板Xilins Spartan-6開發(fā)板電子發(fā)燒友T恤賽靈思官方期刊雜志`
2012-04-23 09:31:16
本帖最后由 eehome 于 2013-1-5 10:00 編輯
玩轉(zhuǎn)FPGA,賽靈思FPGA設(shè)計(jì)大賽
本次大賽鼓勵參賽者使用當(dāng)前最受歡迎的熱點(diǎn)技術(shù)領(lǐng)域和賽靈思熱點(diǎn)芯片為主的方案，來作為大賽
2012-04-24 14:40:58
芯靈思的開發(fā)板子有用過的朋友嗎？這款板子怎么樣啊
2015-07-13 10:07:31
詳解賽靈思All Programmable Smarter Vision解決方案
2021-06-02 06:56:12
絲印查不到系列型號，引腳數(shù)量也對不上賽靈思所有型號規(guī)格，賽靈思也沒有韓國產(chǎn)地
2023-02-24 17:01:32
高端功能提供了平衡優(yōu)化的配置。更多內(nèi)容，請點(diǎn)擊以下鏈接下載：全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析。rar
2012-09-06 16:24:35
一些芯片制造商已針對上述應(yīng)用推出了現(xiàn)成的標(biāo)準(zhǔn)發(fā)送器和接收機(jī)，而賽靈思推出了名為 Xilinx LogiCORETMDisplayPort v1.1（v1.2 將在 IDS 12.1中配套提供
2012-03-01 11:10:18
高價(jià)回收賽靈思系列IC長期回收賽靈思系列IC，高價(jià)求購賽靈思系列IC。深圳帝歐長期回收ic電子料，帝歐趙生***QQ1816233102/879821252郵箱dealic@163.com。帝歐回收
2021-04-06 18:07:50
作者：Ian BeaversAnalog Devices公司技術(shù)專家ian.beavers@analog.com高性能GSPSADC為基于賽靈思FPGA的設(shè)計(jì)解決方案帶來板載DDC功能寬帶每秒
2019-06-14 05:00:09
電子發(fā)燒友網(wǎng)訊：由賽靈思（xilinx）公司和華強(qiáng)PCB網(wǎng)贊助，電子發(fā)燒友網(wǎng)主辦的玩轉(zhuǎn)FPGA，賽靈思設(shè)計(jì)大賽已經(jīng)圓滿結(jié)束。本活動獲獎名單已經(jīng)公布，詳見：玩轉(zhuǎn)FPGA 賽靈思（xilinx
2012-09-06 14:33:50
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內(nèi)嵌的增強(qiáng)型可重配置PLL在不同的輸入時(shí)鐘頻率之間的動態(tài)適應(yīng)，其目的是通過提供PLL的重配置功能，使得不需要對
2010-11-02 15:17:24
27 FPGA的全局動態(tài)可重配置技術(shù)主要是指對運(yùn)行中的FPGA器件的全部邏輯資源實(shí)現(xiàn)在系統(tǒng)的功能變換，從而實(shí)現(xiàn)硬件的時(shí)分復(fù)用。提出了一種基于System ACE的全局動態(tài)可重配置設(shè)計(jì)方法，
2011-01-04 17:06:0154 基于SRAM的可重配置PLD（可編程邏輯器件）的出現(xiàn)，為系統(tǒng)設(shè)計(jì)者動態(tài)改變運(yùn)行電路中PLD的邏輯功能創(chuàng)造了條件。PLD使用SRAM單元來保存字的配置數(shù)據(jù)決
2009-06-20 11:05:37845 
11月15日，All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司）宣布，在2016全球超算大會上宣布推出一套全新的技術(shù)——賽靈思可重配置加速堆棧方案，旨在幫助全球最大的云端服務(wù)供應(yīng)商
2016-11-16 16:42:23648 一種基于憶阻器的可重配置邏輯電路_張波
2017-01-08 10:18:574 區(qū)別： I 移除了 Virtex-II 器件局部可重配置（PR）中對于局部可重配置區(qū)域必須是整列的要求，EAPR 設(shè)計(jì)流程中，允許 PR 區(qū)域?yàn)槿我饩匦螀^(qū)域; II 總線宏使用基于 SLICE 來實(shí)現(xiàn)
2017-10-18 15:12:0822 FPGA 動態(tài)局部重配置技術(shù)是近幾年才發(fā)展起來的一項(xiàng)新技術(shù)。這項(xiàng)技術(shù)可以使 FPGA運(yùn)行時(shí)，通過 JTAG或 SelectMAP（ICAP）動態(tài)重配置部分區(qū)域，而不影響非重配置區(qū)域的正常工作
2017-10-18 16:38:594 本視頻介紹了UltraScale +芯片的部分重配置功能，展示了Vivado Design Suite中部分重配置的新功能，并介紹了對部分重配置的更廣泛的訪問權(quán)限
2018-11-20 06:25:003831 關(guān)鍵詞：PLD , SRAM , 可重配置電路 由于SRAM的可重配置PLD（可編程邏輯器件）的出現(xiàn)，為系統(tǒng)設(shè)計(jì)者動態(tài)改變運(yùn)行電路中PLD的邏輯功能創(chuàng)造了條件。PLD使用SRAM單元來保存字的配置
2019-02-23 14:30:01675 
Partial Reconfiguration（部分重配置）在現(xiàn)在的FPGA應(yīng)用中越來越常見，我們這次的教程以Project模式為例來說明部分重配置的操作過程。
2021-07-05 15:28:243140 
星載嵌入式處理器軟件在軌重配置技術(shù)研究(嵌入式開發(fā)培訓(xùn)費(fèi)用)-該文檔為星載嵌入式處理器軟件在軌重配置技術(shù)研究總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
2021-07-30 17:07:5911 一般情況下，要重新配置一個(gè)FPGA需要使其處于復(fù)位狀態(tài)，并通過外部控制器重新加載一個(gè)新設(shè)計(jì)到器件中。而局部重配置技術(shù)允許在FPGA內(nèi)部或外部的控制器在加載一個(gè)局部設(shè)計(jì)到一個(gè)可重配置模塊中時(shí)
2023-03-17 14:03:391508
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論