高效、低成本的 FPGA 器件：Spartan-7 FPGA！

賽靈思 Spartan?-7 系列提供了一系列高效、低成本的 FPGA 器件。這些器件經(jīng)過(guò)專門(mén)設(shè)計(jì)，能滿足低成本市場(chǎng)的特殊需求。

摘要
Spartan?-7 FPGA 將高性能 28nm 可編程架構(gòu)與低成本小尺寸封裝完美結(jié)合在一起，同時(shí)滿足高性能與小型 PCB 尺寸需求。

Spartan-7 系列器件的主要優(yōu)勢(shì)包括 ：
? 采用 28HPL （High performance/low power 高性能低功耗）工藝，具有最高單位功耗性能比
? 28nm 架構(gòu)擴(kuò)展，可實(shí)現(xiàn)設(shè)計(jì)復(fù)用
? Vivado? Design Suite 可實(shí)現(xiàn)簡(jiǎn)單的低成本設(shè)計(jì)輸入與驗(yàn)證

上述優(yōu)勢(shì)使得 Spartar-7 FPGA 系列可以低功耗、低總成本為設(shè)計(jì)人員提供了必要資源，可滿足低成本應(yīng)用的要求。
?

簡(jiǎn)介

賽靈思 Spartan?FPGA 系列自 1998 年問(wèn)世以來(lái)就一直是業(yè)界領(lǐng)先的成本優(yōu)化型 FPGA 產(chǎn)品系列。該系列包含數(shù)代成本優(yōu)化型小尺寸器件，旨在實(shí)現(xiàn)橋接、交換、控制、處理、接口等功能。但為了滿足當(dāng)今低成本應(yīng)用（諸如工業(yè)物聯(lián)網(wǎng) (I-IoT)、高級(jí)駕駛員輔助系統(tǒng) (ADAS)/ 駕駛員感知系統(tǒng)以及新一代通信系統(tǒng)等）的性能和功能要求，單單邏輯遠(yuǎn)不能滿足其需求。為應(yīng)對(duì)日益提高的功能和小尺寸要求，Spartan-7 系列致力于在小面積封裝中提供成本優(yōu)化的高性能可編程邏輯。

選擇最佳工藝

賽靈思在開(kāi)發(fā) 7 系列（Artix?-7、Kintex?-7 以及 Virtex?-7）器件過(guò)程中與臺(tái)積公司 (TSMC) 通力合作，共同開(kāi)發(fā)出了 28nm HPL 工藝。高介電層金屬閘 (HKMG) 工藝提供了高性能與低功耗的最佳組合，能幫助打造出滿足不同市場(chǎng)需求的不同產(chǎn)品系列。Spartan-7 FPGA 采用與成熟的 7 系列相同的 28HPL 工藝，以及眾多底層架構(gòu)元件，從而使其成為結(jié)構(gòu)緊湊的成本優(yōu)化型 FPGA 系列器件。該產(chǎn)品系列具備很高的邏輯和 I/O 性能，功耗也得到嚴(yán)格控制，可采用很小的封裝，而且價(jià)格低廉。得益于工藝的靈活性，該器件可在兩種不同內(nèi)核電壓下工作，使用戶能夠在最高性能與最低功耗之間權(quán)衡。與競(jìng)爭(zhēng)對(duì)手的FPGA 使用的 28LP （Low Power 低功耗）工藝相比，28HPL 工藝具有足夠?qū)挼墓ぷ鞔翱?，使器件能?shí)現(xiàn)更好的性能 / 功耗指標(biāo)，即以更低功耗實(shí)現(xiàn)更高性能。見(jiàn)圖 1。

圖 1 ：Spartan-7 FPGA 28HPL 工藝的優(yōu)勢(shì)

為成功而構(gòu)建

邏輯結(jié)構(gòu)是所有 FPGA 架構(gòu)的核心。邏輯單元是器件容量與功能的統(tǒng)一測(cè)量標(biāo)準(zhǔn)，設(shè)計(jì)人員要想理解用器件能做什么事情，還需要深入了解一下其中的構(gòu)建模塊。Spartan-7 FPGA 采用一個(gè)包含 Slice 的可配置邏輯塊 (CLB) ；Slice 由查找表 (LUT)、進(jìn)位鏈和寄存器構(gòu)成。這些 Slice 經(jīng)過(guò)配置可以執(zhí)行邏輯功能、算數(shù)功能、存儲(chǔ)器功能以及移位寄存器功能。

隨著 Spartan-7 FPGA 產(chǎn)品的更新?lián)Q代，CLB 中的資源數(shù)量也在發(fā)展演變，以便不斷以合適的成本提供最佳功能。例如，第一代 Spartan 器件（于上世紀(jì) 90 年代末推出）中的 CLB 包含一個(gè) 3 輸入 LUT、兩個(gè) 4輸入 LUT 和兩個(gè)寄存器。與 Spartan-7 FPGA 的 CLB 中的八個(gè) 6 輸入 LUT 和十六個(gè)寄存器相比，不難看出器件功能的進(jìn)步。見(jiàn)圖 2。

圖 2 ：Spartan-7 FPGA LUT 與寄存器連接

Spartan-7 FPGA 中的 LUT 可以配置成一個(gè)具有單個(gè)輸出的 6 輸入 LUT，或者配置成具有獨(dú)立輸出的兩個(gè) 5 輸入 LUT。每個(gè) LUT 都可在觸發(fā)器中可選擇性地寄存。四個(gè) LUT 和八個(gè)觸發(fā)器構(gòu)成一個(gè) Slice，兩個(gè) Slice 構(gòu)成一個(gè) CLB。部分 Slice 還可以將它們的 LUT 作為分布式 64 位 RAM 或作為 32 位移位寄存器(SRL32)。

這些靈活、強(qiáng)大的功能都可由 Vivado? Design Suite 的綜合階段直接實(shí)現(xiàn)，使用戶能方便地利用這些高級(jí)功能，且無(wú)需花時(shí)間學(xué)習(xí)各個(gè)模塊的端口和信號(hào)名稱。Spartan-7 FPGA 提供的高設(shè)計(jì)效率不僅限于LUT 和寄存器 ；還為設(shè)計(jì)人員提供了專門(mén)用于處理和存儲(chǔ)數(shù)字信號(hào)的模塊。

DSP

音頻與視頻內(nèi)容在新型系統(tǒng)中越來(lái)越普及。需要高速數(shù)學(xué)性能對(duì)數(shù)字化音頻和視頻數(shù)據(jù)進(jìn)行操作。為了便于在這樣的環(huán)境中開(kāi)展設(shè)計(jì)工作，所有 Spartan-7 FPGA 都包含一系列 DSP 模塊，每個(gè)模塊包含兩個(gè)DSP Slice。每個(gè) Slice 都包含一個(gè) 25x18 乘法器和一個(gè) 48 位累加器——可在 550MHz 或更高頻率下工作。見(jiàn)圖 3。

圖 3 ：Spartan-7 FPGA DSP48 模塊