基于存儲器映射的有限狀態(tài)機(jī)邏輯實(shí)現(xiàn)方法

摘 要：針對高速大容量Flash芯片控制中面臨的高速可靠性不高與動態(tài)功耗大的問題，研究了一種將復(fù)雜狀態(tài)機(jī)操作映射到內(nèi)嵌RAM上運(yùn)行的方法。通過對內(nèi)嵌RAM讀地址的切換，實(shí)現(xiàn)了等延時(shí)的狀態(tài)跳變與輸出控制。同時(shí)采用加強(qiáng)時(shí)鐘管理、分割組合邏輯來避免信號不必要的翻轉(zhuǎn)，極大地提高了時(shí)序運(yùn)行的可靠性并降低了其動態(tài)功耗。實(shí)踐表明，該方法實(shí)現(xiàn)的Flash控制時(shí)序比傳統(tǒng)的狀態(tài)機(jī)在資源消耗和功耗方面均能降低50%以上，為復(fù)雜時(shí)序邏輯的實(shí)現(xiàn)提供了一個(gè)新思路。

引言

在FPGA對Flash控制操作中，有限狀態(tài)機(jī)（Finite State Machine，F(xiàn)SM）與多進(jìn)程描述方式相比有著層次分明、結(jié)構(gòu)清晰、易于修改和移植的明顯優(yōu)勢而被廣泛應(yīng)用。傳統(tǒng)狀態(tài)機(jī)在描述實(shí)現(xiàn)寄存器存儲狀態(tài)信息、組合邏輯產(chǎn)生下一個(gè)狀態(tài)和輸出值時(shí)，大量使用了FPGA的布線、查找表、寄存器等寶貴資源。

為了實(shí)現(xiàn)FPGA的可編程性，在其內(nèi)部使用了大量的可編程邏輯開關(guān)。由于可編程邏輯開關(guān)的電阻較金屬線大得多，而且引入了大量的寄生電容，從而增加了電路功耗，降低了電路速度（研究表明，總動態(tài)功耗中62%來自于可編程布線資源）。而且大量組合邏輯容易受到布局布線延遲，在查找表的輸出端產(chǎn)生“毛刺”，當(dāng)系統(tǒng)時(shí)鐘頻率、操作密度大幅提高時(shí)，極易引起時(shí)序邏輯錯(cuò)誤。為此，研究了一種基于存儲器映射的有限狀態(tài)機(jī)邏輯實(shí)現(xiàn)方法，對FPGA資源進(jìn)行選擇性使用，從而達(dá)到降低FPGA功耗、提高運(yùn)行可靠性的目的。

1 、NAND Flash芯片接口及底層驅(qū)動實(shí)現(xiàn)

NAND Flash芯片是通過異步高性能I/O與主控芯片通信的，8位復(fù)用總線傳輸操作指令、操作地址以及數(shù)據(jù)，多個(gè)控制信號來區(qū)分總線接口狀態(tài)以及獲取芯片工作狀態(tài)，如圖1。

?

?

NAND Flash芯片控制器主要完成初始化、無效塊檢測、塊擦除、頁編程和頁讀取共5個(gè)基本操作模式。其中初始化操作與無效塊校驗(yàn)是在系統(tǒng)上電后需要率先完成的操作，隨后控制器將進(jìn)入到空閑狀態(tài)，并根據(jù)輸入的相應(yīng)控制信號完成剩下的塊擦除、頁編程和頁讀取操作。各個(gè)操作模式都是狀態(tài)轉(zhuǎn)移實(shí)現(xiàn)一定時(shí)序的輸出與接收，并且用狀態(tài)機(jī)容易實(shí)現(xiàn)。以塊擦除為例，其中輸入信號有Erase_en、Earse_do和R/B 3個(gè)信號，輸出信號有CLE、ALE、WE、RE 4個(gè)信號，狀態(tài)轉(zhuǎn)移如圖2所示。

?

?

2、 基于存儲器映射的有限狀態(tài)機(jī)設(shè)計(jì)

2.1 基于優(yōu)化資源配置的低功耗、高可靠設(shè)計(jì)思路

目前主流的FPGA芯片內(nèi)部除含有查找表、觸發(fā)器、布線資源等基本邏輯資源外，還集成了塊RAM、分部式RAM、時(shí)鐘管理等多種豐富的資源。FPGA的可編程特性主要靠布線結(jié)構(gòu)中的可編程開關(guān)連接可編程邏輯塊實(shí)現(xiàn)。

不同類型資源所消耗的動態(tài)功耗在FPGA總功耗中所占比例不同。其中總動態(tài)功耗的62%來自于布線資源，19%來自于時(shí)鐘網(wǎng)絡(luò)，而可編程邏輯塊只占動態(tài)功耗的19%。

根據(jù)FPGA中各種資源性能、功耗不同的現(xiàn)象，提出了一種新的設(shè)計(jì)思路，即在滿足系統(tǒng)性能的前提下，對FPGA資源進(jìn)行優(yōu)化選擇性使用，盡可能使用相對較低功耗的資源完成設(shè)計(jì)任務(wù)。將有限狀態(tài)機(jī)映射到FPGA內(nèi)部RAM中執(zhí)行，不僅可以減少布線資源的使用，從而降低FPGA的動態(tài)功耗，而且能夠消除高速狀態(tài)下切換布線延遲產(chǎn)生的錯(cuò)誤或者無效狀態(tài)。

2.2 基于存儲器映射的有限狀態(tài)機(jī)設(shè)計(jì)方法

狀態(tài)機(jī)組合邏輯都可以抽象為一定輸入編碼與一定輸出編碼的對應(yīng)，即當(dāng)前狀態(tài)與輸入信號共同決定次態(tài)的編碼。為了能在塊RAM中執(zhí)行有限狀態(tài)機(jī)，需要將狀態(tài)機(jī)的編碼及狀態(tài)轉(zhuǎn)移等信息映射到塊RAM中。具體方法為：塊RAM中每個(gè)存儲單元內(nèi)容分為狀態(tài)機(jī)的狀態(tài)編碼信息與狀態(tài)機(jī)的輸出信息兩部分。由狀態(tài)機(jī)的當(dāng)前編碼信息和狀態(tài)機(jī)的輸入信息一起構(gòu)成下一個(gè)狀態(tài)編碼信息的存儲地址。

如果采用[D2:D0]表示Flash塊擦除狀態(tài)機(jī)的8個(gè)操作狀態(tài)、[D4:D3]表示分3次發(fā)送的操作塊地址信息、[D5]表示所用的兩個(gè)操作命令，則操作狀態(tài)編碼、地址編碼、命令編碼即可唯一確定該狀態(tài)機(jī)當(dāng)前所處的狀態(tài)(具體編碼方式如圖3所示)。其中次態(tài)的高4位是狀態(tài)機(jī)向下一狀態(tài)轉(zhuǎn)化時(shí)的輸出值，用于對Flash芯片的控制；當(dāng)前態(tài)的高3位是狀態(tài)機(jī)的輸入控制信號。采用這種編碼方式容易將圖2所示的有限狀態(tài)機(jī)表示為當(dāng)前態(tài)與次態(tài)對應(yīng)的真值表見表1。