FPGA驗(yàn)證 - 利用FPGA軟硬件協(xié)同系統(tǒng)驗(yàn)證SoC系統(tǒng)的過程和方法

FPGA驗(yàn)證軟件除了需要上述提到的綜合布局布線的軟件環(huán)境ISE13.3外，還需要FPGA內(nèi)部信號在線調(diào)試工具Chipscope，即時(shí)抓取一些內(nèi)部邏輯信號，分析內(nèi)部邏輯正確與否。在驗(yàn)證調(diào)試階段，還需要DSP核下載調(diào)試軟件CCS3.3，以編寫控制處理器核DSP運(yùn)行軟件的測試程序。

2.3軟硬件協(xié)同驗(yàn)證系統(tǒng)
FPGA驗(yàn)證SoC系統(tǒng)方法是軟硬件協(xié)同仿真和驗(yàn)證，并搭建軟硬件協(xié)同驗(yàn)證平臺系統(tǒng)。實(shí)現(xiàn)的基礎(chǔ)條件是能夠滿足工作要求的FPGA硬件平臺，以及有力的設(shè)計(jì)描述及編譯工具等軟件環(huán)境。而基于DSP控制的SoC驗(yàn)證系統(tǒng)還需要DSP軟件程序開發(fā)環(huán)境及下載通路等。

2.3.1FPGA軟硬件協(xié)同驗(yàn)證架構(gòu)
FPGA驗(yàn)證是為了實(shí)現(xiàn)和驗(yàn)證SoC芯片在實(shí)際硬件環(huán)境下的功能和運(yùn)行工作情況。針對本文提出的基于DSP的SoC系統(tǒng)，搭建能夠?qū)崿F(xiàn)和驗(yàn)證其DSP程序指令及內(nèi)部電路工作的軟硬件協(xié)同驗(yàn)證系統(tǒng)平臺。建立的FPGA軟硬件協(xié)同驗(yàn)證系統(tǒng)的基本架構(gòu)如圖2所示。

其中包括FPGA原型驗(yàn)證需要的Xilinx Virtex6芯片的FPGA驗(yàn)證母板、支持下載bit文件及驗(yàn)證調(diào)試過程中需要的Xilinx FPGA編程器及下載線、能夠支持正確下載DSP激勵測試程序的DSPJTAG調(diào)試子板、支持DSP芯片的仿真器、安裝有TI CCS軟件和 ISE13.3,以軟件及支持DSP芯片驅(qū)動的計(jì)算機(jī)。

?

圖2 FPGA軟硬件協(xié)同驗(yàn)證系統(tǒng)的基本架構(gòu)

2.3.2驗(yàn)證過程
軟硬件協(xié)同驗(yàn)證過程分以下幾個(gè)步驟：

① 首先把要驗(yàn)證的SoC系統(tǒng)由ISE13.3自動綜合及布局布線實(shí)現(xiàn)后生成相應(yīng)的FPGA位流文件，經(jīng)JTAG下載至構(gòu)建的FPGA驗(yàn)證系統(tǒng)中的FPGA芯片或?qū)?yīng)的PROM中。

② 通過微機(jī)CCS開發(fā)界面編寫控制內(nèi)部DSP核運(yùn)行的程序，完成程序啟動初始化、測試激勵程序編譯、開發(fā)驗(yàn)證IP及系統(tǒng)需要的程序。

③ 通過DSP仿真器以實(shí)時(shí)的方式進(jìn)行軟硬件協(xié)同驗(yàn)證過程中的管理控制，通過編寫及測試程序的加載、運(yùn)行、調(diào)試，實(shí)現(xiàn)對DSP核單步操作、連續(xù)運(yùn)行等；通過設(shè)置正確中斷服務(wù)程序、設(shè)置斷點(diǎn)、觀測DSP核內(nèi)部寄存器及SoC配置寄存器值等分析DSP核運(yùn)行及操作IP情況。

④ 通過不同的控制程序驅(qū)動運(yùn)行相應(yīng)功能IP模塊及整個(gè)系統(tǒng)工作運(yùn)行，驗(yàn)證IP功能及不同IP之間的交互和總線競爭。

在驗(yàn)證過程中可以根據(jù)IP功能及SoC系統(tǒng)特性使用示波器觀測引腳信號，利用Chipscope軟件抓取內(nèi)部信號來判斷邏輯關(guān)系及系統(tǒng)運(yùn)行的準(zhǔn)確性，驗(yàn)證DSP核、SoC系統(tǒng)及相應(yīng)IP功能；驗(yàn)證系統(tǒng)各模塊間的相互操作、片上系統(tǒng)內(nèi)的數(shù)據(jù)相互流通功能；驗(yàn)證所有IP集合協(xié)同運(yùn)行情況；驗(yàn)證整個(gè)系統(tǒng)的正確性。具體驗(yàn)證流程圖可參見圖3。

3 SoC系統(tǒng)及IP模塊功能驗(yàn)證

對SoC系統(tǒng)及內(nèi)部IP功能模塊進(jìn)行驗(yàn)證，需要首先驗(yàn)證FPGA軟件平臺及硬件平臺的正確性，才能在CCS環(huán)境下編寫控制DSP的程序以驗(yàn)證SoC系統(tǒng)設(shè)計(jì)及各個(gè)功能模塊的正確性。CCS編程器與FPGA硬件平臺連接正確后，可通過下載編寫控制DSP內(nèi)核的程序，驗(yàn)證DSP運(yùn)行正確性，并通過編寫控制其他IP邏輯模塊驗(yàn)證SoC系統(tǒng)內(nèi)部交互及IP邏輯設(shè)計(jì)。其中主要進(jìn)行了下面幾種功能模塊劃分及其驗(yàn)證，通過驗(yàn)證功能模塊也進(jìn)一步驗(yàn)證了SoC系統(tǒng)及片上總線等設(shè)計(jì)的正確性。

3.1 DSP核的驗(yàn)證
通過CCS開發(fā)界面對DSP內(nèi)部寄存器進(jìn)行讀寫操作并觀測DSP內(nèi)部寄存器的變化以實(shí)現(xiàn)驗(yàn)證DSP的功能，分別對DSP內(nèi)部的Timer、GPIO、中斷寄存器等進(jìn)行讀寫及功能驗(yàn)證，并通過DSP控制其他各類寄存器以驗(yàn)證DSP核的正確性。

3.2 EMIF及片上儲存設(shè)備的驗(yàn)證
利用DSP能夠正確讀寫片上存儲器設(shè)備及支持各類讀寫操作，對片上存儲設(shè)備進(jìn)行驗(yàn)證。為了驗(yàn)證EMIF接口，在FPGA工程里對EMIF I/O口進(jìn)行綁定約束使其與SRAM存儲器子板進(jìn)行正確的連接，通過DSP對EMIF空間寄存器的控制，使DSP能夠正確地對連接在EMIF外的SRAM進(jìn)行各類型的讀寫操作，可驗(yàn)證EMIF接口設(shè)計(jì)。

?

圖3 基于DSP的SoC系統(tǒng)的FPGA驗(yàn)證流程圖