基于SDSoC開(kāi)發(fā)流程環(huán)境應(yīng)用的詳解以及其優(yōu)勢(shì)

近年來(lái)“Software Define ” 軟件定義這個(gè)詞持續(xù)火熱，全球知名技術(shù)研究和咨詢公司Gartner早在對(duì)2014年最有戰(zhàn)略意義的十大技術(shù)與趨勢(shì)做出預(yù)測(cè)時(shí)，便提出了軟件定義一切（Software Defined Anything）的概念，他們預(yù)測(cè)這類技術(shù)會(huì)在未來(lái)三年里擁有巨大潛力，并在同行業(yè)中產(chǎn)生重大影響。兩年后的今天回顧這一概念和技術(shù)的發(fā)展，不難看出，Software Define的確成為了行業(yè)風(fēng)向標(biāo)，其應(yīng)用可謂無(wú)處不在。

相信一直關(guān)注賽靈思技術(shù)動(dòng)向的工程師們對(duì)SDx這個(gè)詞并不陌生，概括來(lái)講，Xilinx的SDx指的是一系列新工具，專為系統(tǒng)和軟件工程師而設(shè)計(jì)，可以使那些只有很少或根本沒(méi)有FPGA設(shè)計(jì)經(jīng)驗(yàn)的研發(fā)人員直接使用高級(jí)編程語(yǔ)言在強(qiáng)大的可編程硬件上進(jìn)行設(shè)計(jì)，并且與那些嵌入芯片內(nèi)部的或是在片外連接的業(yè)界標(biāo)準(zhǔn)處理器例如ARM或x86一起協(xié)同工作。 可以看到SDx系列目前有三個(gè)主要成員，包括SDSoC、SDAccel和SDNet。

?

?

SDSoC? 開(kāi)發(fā)環(huán)境允許嵌入式和應(yīng)用軟件開(kāi)發(fā)人員更廣泛的利用Zynq? SoC和MPSoCs的性能，提供超過(guò)100倍的軟件性能加速。

SDAccel? 開(kāi)發(fā)環(huán)境針對(duì)的是OpenCL?，C和C ++的設(shè)計(jì)應(yīng)用，與那些CPU和GPU在數(shù)據(jù)中心和醫(yī)療影像等領(lǐng)域的實(shí)現(xiàn)方案相比，利用FPGA進(jìn)行加速可獲得高達(dá)25倍的性能功耗比提升。

SDNet是“軟”定義網(wǎng)絡(luò)的解決方案。具體來(lái)說(shuō)就是SDNet結(jié)合賽靈思的全面可編程器件，打造出了“軟”定義網(wǎng)絡(luò)這樣的交叉技術(shù)，從而將可編程能力和智能化功能從控制層擴(kuò)展至數(shù)據(jù)層，不僅支持SDN，而且還可以突破性地支持任何軟件定義網(wǎng)絡(luò)架構(gòu)。

從以上簡(jiǎn)要的介紹可以看出SDx系列的三個(gè)工具所針對(duì)的器件與市場(chǎng)各有側(cè)重，但總體上都是面向軟件和系統(tǒng)工程師的全面可編程抽象化設(shè)計(jì)工具，是賽靈思業(yè)界領(lǐng)先技術(shù)實(shí)力的進(jìn)一步體現(xiàn)。

其中，專門用作提高賽靈思異構(gòu)Zynq SoC以及MPSoC的設(shè)計(jì)生產(chǎn)力而生的SDSoC開(kāi)發(fā)環(huán)境就是這篇短文將要介紹的重點(diǎn)，在以下的篇幅中，我們會(huì)為大家分析SDSoC主要針對(duì)的市場(chǎng)和應(yīng)用，SDSoC的各種創(chuàng)新，應(yīng)用SDSoC的好處和優(yōu)勢(shì)等。

Vivao HLS

我們今天的主要內(nèi)容是介紹SDSoC，但在開(kāi)始之前，需要提一下Vivado HLS這個(gè)在高級(jí)抽象語(yǔ)言與底層硬件描述語(yǔ)言之間架起了一座橋梁的高階綜合工具。

相信大部分賽靈思的用戶對(duì)Vivado HLS已經(jīng)不再陌生，甚至有可能已經(jīng)是HLS的用戶。的確，經(jīng)過(guò)了三四年的上市推廣，Vivado HLS早已不再是一個(gè)全新的工具，我們已經(jīng)有超過(guò)1000家成功的客戶。HLS的靈活性和生產(chǎn)力優(yōu)勢(shì)是顯而易見(jiàn)的，甚至賽靈思的IP開(kāi)發(fā)部門在交付Vivado 2015.1版本及以后的部分視頻IP時(shí)也都是使用HLS從C/C++語(yǔ)言開(kāi)始設(shè)計(jì)。

Vivado HLS可以在很短的時(shí)間內(nèi)生成與手工編碼質(zhì)量相當(dāng)?shù)腞TL代碼，并且允許用戶將同樣在C測(cè)試平臺(tái)生成的測(cè)試向量用在C仿真和RTL驗(yàn)證中，從而大幅加速驗(yàn)證過(guò)程。對(duì)那些使用C / C ++描述規(guī)范的算法設(shè)計(jì)類客戶來(lái)說(shuō)，這是理想的解決方案，可以將其已有的各類浮點(diǎn)或定點(diǎn)算法無(wú)縫實(shí)現(xiàn)到FPGA硬件中，比較典型的應(yīng)用就是各類視頻運(yùn)算、加解密等DSP算法等等。

使用Vivado HLS可以實(shí)現(xiàn)真正意義上基于C語(yǔ)言的IP，通過(guò)HLS，我們可以把用戶的C/C++以及System C算法以VHDL或Verilog的形式輸出，然后通過(guò)Vivado IPI或SysGen等賽靈思的工具，整合到你的FPGA設(shè)計(jì)工程中去。也就是說(shuō)，使用Vivado HLS可以更便捷高效地完成從高階抽象語(yǔ)言C/C++到賽靈思FPGA可編程邏輯硬件的設(shè)計(jì)實(shí)現(xiàn)過(guò)程。

Vivado HLS不僅是簡(jiǎn)單的翻譯工具或是綜合工具，更為重要的是，我們可以將其產(chǎn)生的RTL以IP的形式導(dǎo)出到Vivado IPI中，或者直接調(diào)用HLS生成的RTL文件到另一個(gè)RTL項(xiàng)目，甚至是輸出到DSP設(shè)計(jì)的SysGen工程中。

Zynq SoC 器件架構(gòu)

以下圖片展示了賽靈思Zynq SoC器件的架構(gòu)圖。SDSoC所針對(duì)的器件就是包括Zynq SoC和下一代的MPSoC在內(nèi)的多核異構(gòu)可編程邏輯芯片。

?

Zynq-7000 系列是賽靈思推出的業(yè)界第一款將ARM A9雙核處理器與28nm低功耗可編程邏輯緊密集成在一起的SoC產(chǎn)品。從圖中可以可以看出左上角處理器所在的區(qū)域稱作Processing System即PS，而其余可編程邏輯所在的區(qū)域則稱作Programmable Logic即PL。