利用捷變收發(fā)器來(lái)簡(jiǎn)化SDR平臺(tái)設(shè)計(jì)復(fù)雜度并提高實(shí)際運(yùn)算效能 - 全文

有鑒于軟件定義無(wú)線電(SDR)平臺(tái)是實(shí)現(xiàn)5G等先進(jìn)通訊系統(tǒng)不可或缺的工具，半導(dǎo)體廠推出專為SDR應(yīng)用量身打造的新一代捷變(Agile)收發(fā)器射頻芯片，其整合模擬訊號(hào)處理與強(qiáng)大濾波功能于小巧且低功耗組件中，可大幅簡(jiǎn)化SDR平臺(tái)設(shè)計(jì)復(fù)雜度并提高實(shí)際運(yùn)算效能。

對(duì)于成功且實(shí)時(shí)的捷變(Agile)無(wú)線電收發(fā)器設(shè)計(jì)而言，高性能、寬帶優(yōu)化轉(zhuǎn)換器及相關(guān)的高速現(xiàn)場(chǎng)可編程門陣列(FPGA)是必要的元素，但是許多設(shè)計(jì)者還需要額外的資源；由于組件有其復(fù)雜性，所以獨(dú)立運(yùn)作或是接近獨(dú)立運(yùn)作的方式不再可行，起因是內(nèi)部連結(jié)的格式與通訊協(xié)議，以及電路板布局的細(xì)微之處所致。

軟件定義無(wú)線電(SDR)平臺(tái)通常需要多項(xiàng)技術(shù)才能真正建立出一個(gè)完整的解決方案，其中包括射頻(RF)與模擬數(shù)字轉(zhuǎn)換器(ADC)設(shè)計(jì)、數(shù)字硬件、系統(tǒng)單芯片(SoC)匯編語(yǔ)言、數(shù)字信號(hào)處理器(DSP)硬件，以及軟件開發(fā)技術(shù)等；要克服這些技術(shù)落差的其中一個(gè)方法就是使用參考設(shè)計(jì)及支持工具(圖1)，例如可以在完成一項(xiàng)工作范例時(shí)提供協(xié)助的MATLAB。

?

圖1　RF開發(fā)工具--FMCOMMS1-EBZ的模擬前端適用于寬廣范圍運(yùn)算密集，以及以FPGA為基礎(chǔ)的無(wú)線電應(yīng)用，包括SDR在內(nèi)。在與FPGA開發(fā)平臺(tái)結(jié)合時(shí)，該RF開發(fā)工具能夠?qū)崿F(xiàn)從基頻到RF的各種物理層的無(wú)線通信功能。

SDR借力參考設(shè)計(jì)　濾波器設(shè)計(jì)挑戰(zhàn)有解
舉例來(lái)說(shuō)，有一項(xiàng)常見的SDR挑戰(zhàn)就是設(shè)計(jì)可編程濾波器。在SDR平臺(tái)當(dāng)中有可編程的TIA濾波器、低通濾波器、數(shù)字半波段濾波器，以及可編程有限脈沖響應(yīng)(FIR)濾波器，而每個(gè)濾波器都會(huì)對(duì)組件鏈當(dāng)中的下一個(gè)濾波器造成沖擊；因此當(dāng)某項(xiàng)功能不能運(yùn)作時(shí)，設(shè)計(jì)者會(huì)發(fā)現(xiàn)很難找到問(wèn)題所在。

使用參考設(shè)計(jì)時(shí)，設(shè)計(jì)者可以看到不同的濾波器級(jí)并了解每個(gè)濾波器級(jí)如何在通帶中產(chǎn)生出獨(dú)特的振幅下滑與群組延遲，了解獨(dú)特的振幅下滑與群組延遲是如何發(fā)生以及發(fā)生于何處之后，設(shè)計(jì)者可以針對(duì)FIR濾波器當(dāng)中的延遲加以補(bǔ)償，并在數(shù)字基頻裝置中建立一個(gè)平坦的頻帶響應(yīng)(圖2)。

?

圖2　SDR系統(tǒng)功能方塊圖

另一項(xiàng)設(shè)計(jì)者所將面臨的挑戰(zhàn)就是如何設(shè)計(jì)FIR濾波器，使其能夠針對(duì)前面各級(jí)累積的所有影響而加以補(bǔ)償。針對(duì)此一需求，有一個(gè)小型的濾波器設(shè)計(jì)MATLAB App(圖3)，可以用來(lái)設(shè)計(jì)發(fā)射器與接收器FIR濾波器，協(xié)助設(shè)計(jì)者將來(lái)自于濾波器鏈中其他模擬與數(shù)字級(jí)的強(qiáng)度，以及相位響應(yīng)納入計(jì)算。

?

圖3　由MathWorks所開發(fā)的MATLAB，可以應(yīng)用于無(wú)線SDR系統(tǒng)與組件中復(fù)雜濾波器的設(shè)計(jì)。

透過(guò)挑選具備合適規(guī)格的組件，來(lái)獲得評(píng)估工具、應(yīng)用支持、參考設(shè)計(jì)，以及第三方知識(shí)與產(chǎn)品，開發(fā)團(tuán)隊(duì)將更有可能符合他們的多重設(shè)計(jì)目標(biāo)，以及成本與時(shí)間指標(biāo)。

無(wú)論系統(tǒng)工程師較喜歡使用FMC或是商業(yè)用的SDR平臺(tái)，藉由支持工具與資源所獲得的好處將會(huì)使系統(tǒng)工程師贏得先機(jī)。

新型收發(fā)器實(shí)現(xiàn)次世代SDR平臺(tái)
值得注意的是，大量無(wú)線標(biāo)準(zhǔn)各有其不同的頻率、帶寬、通訊協(xié)議、格式，雖為使用者帶來(lái)前所未見的連結(jié)與存取能力，但這同時(shí)也代表無(wú)線系統(tǒng)工程師在設(shè)計(jì)或是調(diào)查問(wèn)題、性能、選項(xiàng)時(shí)，將會(huì)面對(duì)嚴(yán)苛挑戰(zhàn)。
? ? ? ?

然而，解決方案似乎顯而易見，即是將專用型硬件的使用降至最小，并且以SDR取而代之，盡可能的執(zhí)行和管理大部分的發(fā)射與接收功能?，F(xiàn)今的高性能、低功率處理器(包含F(xiàn)PGA在內(nèi))以及它們高速執(zhí)行復(fù)雜算法則的能力，已經(jīng)讓實(shí)時(shí)執(zhí)行方案得以實(shí)現(xiàn)。

但是上述解決方案有一項(xiàng)挑戰(zhàn)，畢竟要針對(duì)接收器與發(fā)射器訊號(hào)路徑設(shè)計(jì)寬帶模擬電路是相當(dāng)困難的；因此大部分的寬帶SDR會(huì)使用一組重迭、并聯(lián)的模擬通道，其分別針對(duì)總體波段中的特定部分予以優(yōu)化，并具有能夠和每個(gè)區(qū)段中所需訊號(hào)匹配的帶寬，雖然這種方法在技術(shù)上頗具效率，但是它需要大量的硬件、印刷電路板空間、電力，以及必然的成本。

這就是Epiq Solutions在開發(fā)最新的SDR單元--Maveriq多信道可組態(tài)重設(shè)RF收發(fā)器時(shí)所面臨的挑戰(zhàn)(圖4)，該收發(fā)器結(jié)合了多重RF收發(fā)器先進(jìn)平臺(tái)、記錄數(shù)據(jù)的固態(tài)硬盤(SSD)、執(zhí)行Linux的內(nèi)建Intel x86 CPU，以及使用于高速數(shù)據(jù)存取的Gigabit以太網(wǎng)絡(luò)接口。

?

圖4　Maveriq多通道可組態(tài)重設(shè)RF收發(fā)器

該裝置以小巧的機(jī)體提供強(qiáng)大的SDR能力，并且涵蓋了100MHz-6GHz的調(diào)整范圍。身為設(shè)計(jì)者與建構(gòu)者，該公司對(duì)于作為關(guān)鍵任務(wù)應(yīng)用裝置的可組態(tài)重設(shè)無(wú)線電系統(tǒng)的目標(biāo)，便是提供比目前的Matchstiq SDR具備更強(qiáng)而有力的多通道版本。

盡管具有先進(jìn)的特點(diǎn)與能力，Maveriq卻是一款可攜式的低功率平臺(tái)，不同于先前的解決方案需要大量而且繁重的硬件組態(tài)設(shè)定，Maveriq結(jié)合了隨時(shí)可運(yùn)作的專門軟件應(yīng)用程序的函式庫(kù)，可以立即應(yīng)用于解決具挑戰(zhàn)性的訊號(hào)處理需求，包含對(duì)來(lái)自于基地臺(tái)與移動(dòng)電話的蜂巢式無(wú)線電訊號(hào)的掃描與譯碼，將寬帶RF記錄到內(nèi)部硬盤當(dāng)中與RF重放，以及執(zhí)行2×2多重輸入多重輸出(MIMO)波形。

Epiq的工程師之所以能夠?qū)⒃S多的性能集結(jié)在一個(gè)小巧而且低功率的單元中，其所仰賴的就是亞德諾(ADI)的新IC--AD9361 RF捷變收發(fā)器，該組件乃是針對(duì)SDR應(yīng)用領(lǐng)域所特別量身打造的。依據(jù)Epiq的執(zhí)行長(zhǎng)與系統(tǒng)架構(gòu)師John Orlando表示，AD9361提供了必要的RF彈性與整合性，使該公司得以實(shí)現(xiàn)次世代的SDR平臺(tái)。

這款10×10毫米(mm)芯片等級(jí)的組件具有雙重獨(dú)立信道，如圖5所示，帶寬可以在200kHz-56MHz間調(diào)整，12位的模擬/數(shù)字(A/D)與數(shù)字/模擬(D/A)轉(zhuǎn)換器也能夠以高達(dá)61.44Msps的速度運(yùn)作，并具備其他在建構(gòu)橫跨70MHz-6GHz之訊號(hào)鏈時(shí)所必須的特點(diǎn)與性能。

?

圖5　RF的捷變收發(fā)器IC方塊圖

關(guān)鍵性的作業(yè)參數(shù)都是用戶可以在作業(yè)中調(diào)整的，藉以和應(yīng)用裝置之需求達(dá)成優(yōu)化的匹配；使用上述組件可以降低整個(gè)模擬前端(AFE)的總體基底尺寸，同時(shí)又可以使這種設(shè)計(jì)的功率耗損維持在1瓦的區(qū)間內(nèi)，而保持在產(chǎn)品電力預(yù)算內(nèi)是相當(dāng)重要的。

整個(gè)Maveriq單元，如圖6所示，藉由一對(duì)AD9361支持2×2 MIMO或是四通道接收器組態(tài)設(shè)定，可具100MHz-6GHz的RF調(diào)節(jié)范圍、1kHz的步進(jìn)大小，以及2毫秒(msec)的調(diào)節(jié)時(shí)間，并包含一組具有1PPS性能的整合式全球衛(wèi)星定位系統(tǒng)(GPS)接收器，而高達(dá)1TB的內(nèi)部SSD則可支持100+MB/sec的數(shù)據(jù)持續(xù)記錄，以及用來(lái)鏈接至外部系統(tǒng)的Gigabit以太網(wǎng)絡(luò)。

?

圖6　Maveriq單元的簡(jiǎn)化版系統(tǒng)方塊圖

處理功能的中心為執(zhí)行Linux的雙核心Intel x86 CPU，再加上負(fù)責(zé)訊號(hào)處理任務(wù)的FPGA，以及運(yùn)行時(shí)可加載/可執(zhí)行的軟件應(yīng)用程序，而這些全都能夠針對(duì)客戶應(yīng)用而以現(xiàn)有的軟件開發(fā)工具包支持。整個(gè)單元的尺寸為9.1×6.6×1.7(23×16.7×4.3cm)，重量為1.9磅(0.9公斤)，功耗15W(依據(jù)FPGA與I/O使用量而定)。

當(dāng)然，若沒(méi)有適合的RF性能其處理能力也會(huì)不足。該接收器具有低于8dB的典型噪聲系數(shù)，以及10dBm的典型IIP3。發(fā)射端性能參數(shù)(像是帶寬、調(diào)整、以及速度等)與接收端的數(shù)字相互搭配，輸出功率為+5dBm。

AD9361 IC是此項(xiàng)設(shè)計(jì)中具有關(guān)鍵性的推手，然而額外的改善也具有同等的重要性，如特定的應(yīng)用裝置須要將延伸RF性能下降至20MHz范圍以及更低，而這已經(jīng)超過(guò)了AD9361所能到達(dá)的范圍。此外，RF組件(像是能夠下降至20MHz運(yùn)作的低噪聲放大器)的挑選可能也會(huì)是一項(xiàng)挑戰(zhàn)，特別是對(duì)于尺寸與功率有所限制的設(shè)計(jì)而言。

如果認(rèn)為低功率處理搭配大量的內(nèi)存，再加上高速數(shù)字I/O與鏈接性等方面(這些都是由摩爾定律所驅(qū)動(dòng))的進(jìn)步就已經(jīng)足以勝任小型的高性能SDR，那是把事情太過(guò)單純化了；現(xiàn)實(shí)的狀況是，使用于發(fā)射與接收路徑兩者的前端信道具有同等的重要性，而結(jié)合了模擬處理、濾波與轉(zhuǎn)換的RF IC，不僅能夠?qū)⑺惴ǖ呢?fù)擔(dān)最小化，同時(shí)也可以盡可能的提高SDR的實(shí)際性能(圖7)。

?

圖7　透過(guò)該款RF捷變收發(fā)器，可以提高SDR的實(shí)際性能。 圖片來(lái)源：亞德諾

?

?