Spartan6芯片μC/OS-II的可搶占式嵌套中斷機(jī)制的正確性與可行性的驗(yàn)證 - 全文

摘要: 介紹了Spartan6芯片搭載MicroBlaze軟核的硬件平臺，以及集成了μC/OSII操作系統(tǒng)的軟件平臺；給出了在此軟硬件平臺上的可搶占、可嵌套的中斷機(jī)制的實(shí)現(xiàn)方法；靈活地運(yùn)用面向底層硬件代碼與操作系統(tǒng)代碼之間的參數(shù)傳遞，協(xié)調(diào)了中斷處理與任務(wù)調(diào)度之間的關(guān)系。闡述了方案的原理，給出了程序流程圖；通過試驗(yàn)，驗(yàn)證了可搶占、可嵌套的中斷機(jī)制的正確性與可行性。

引言
Xilinx公司推出了32位軟核MicroBlaze，用來替代片上的微控制器，可以有效地縮小PCB板的面積和器件數(shù)量，降低整個系統(tǒng)的成本。MicroBlaze采用 32位哈佛RISC架構(gòu),32位獨(dú)立的地址總線和數(shù)據(jù)總線。Spartan6 FPGA為Xilinx公司的低成本、低功耗FPGA。第6代Spartan系列含最多150 000個邏輯單元、高級儲存器支持、250 MHz DSP Slice和3.125 Gbps低功耗收發(fā)器。本設(shè)計(jì)中首次采用Spartan6芯片搭載MicroBlaze軟核作為硬件平臺應(yīng)用于保護(hù)裝置中，在此硬件平臺上開發(fā)適用于對穩(wěn)定性要求苛刻的電力自動化技術(shù)產(chǎn)品。

1 可搶占可嵌套的中斷方法實(shí)現(xiàn)

Spartan6芯片搭載MicroBlaze軟核的保護(hù)裝置的硬件平臺開發(fā)中[1]，需求分析中明確要求，硬件平臺需要提供定時器中斷、串口中斷、CAN總線中斷、以太網(wǎng)接口中斷以及A/D采樣中斷等多個中斷信號。基于Spartan6芯片開發(fā)的平臺首次在保護(hù)裝置中應(yīng)用；Spartan6芯片是Xilinx公司的一款FPGA芯片，此款芯片資源豐富，性能可靠，具有PFGA所特有的可靈活配置的特性，各項(xiàng)指標(biāo)滿足在非電量保護(hù)裝置中應(yīng)用。但是芯片原有的中斷控制器資源與所選用μC/OSII操作系統(tǒng)配合，不支持中斷間的搶占與嵌套[2]；如果不同優(yōu)先級的中斷同時被觸發(fā)，原有的中斷機(jī)制無法區(qū)分中斷優(yōu)先級的高低。雖然原有中斷控制器上面可以設(shè)置多中斷的優(yōu)先級，但是匯編代碼中卻缺乏相應(yīng)的處理機(jī)制，使之前設(shè)置的中斷優(yōu)先級失去意義；應(yīng)用過程中只能盡量地縮短中斷服務(wù)程序代碼，力爭把中斷服務(wù)程序時間縮到最短；但是實(shí)際運(yùn)用中仍然無法避免多個中斷被同時觸發(fā)的情況發(fā)生，嚴(yán)重時可能會導(dǎo)致系統(tǒng)死機(jī)。因此有必要開發(fā)一種可搶占的并且可嵌套的中斷處理機(jī)制，解決上述問題。

對于本硬件平臺在多中斷同時響應(yīng)時不能區(qū)分中斷優(yōu)先級高低的問題，通過硬件工程修改設(shè)置、改變參數(shù)等常規(guī)方法都無法解決。由于本硬件平臺移植了μC/OSII操作系統(tǒng)，因此只能在μC/OSII操作系統(tǒng)關(guān)于中斷處理的相關(guān)底層代碼中加入我們自主研發(fā)的中斷控制方法，來解決上述問題。根據(jù)μC/OSII操作系統(tǒng)的特點(diǎn)，μC/OSII操作系統(tǒng)每次是在中斷退出時通過調(diào)用中斷級的任務(wù)調(diào)度函數(shù)，從而實(shí)現(xiàn)多任務(wù)的切換。因此需要在中斷嵌套時禁止任務(wù)切換，保證系統(tǒng)運(yùn)行穩(wěn)定。Spartan6芯片的軟核Microblaze中的中斷控制器提供了硬件上的中斷優(yōu)先級設(shè)置，但是驅(qū)動程序以及μC/OSII中并沒有區(qū)分優(yōu)先級，使硬件設(shè)置的優(yōu)先級失去作用[3]。因此本方案中通過查表獲得當(dāng)前運(yùn)行任務(wù)最高的優(yōu)先級后，屏蔽所有低優(yōu)先級任務(wù)。每次清除上述最高優(yōu)先級中斷后立刻開放此中斷，保證中斷可以嵌套。

在主函數(shù)中首先初始化中斷向量表；當(dāng)中斷被觸發(fā)后跳入?yún)R編代碼，跳入?yún)R編程序后首先進(jìn)行壓棧處理進(jìn)行保護(hù)現(xiàn)場操作；同時考慮到μC/OSII中的任務(wù)調(diào)度是在中斷退出時執(zhí)行的，因此在中斷嵌套的過程中不進(jìn)行任務(wù)調(diào)度；所以此處采用計(jì)數(shù)器統(tǒng)計(jì)進(jìn)入中斷次數(shù)；如果進(jìn)入中斷，計(jì)數(shù)器加1，如退出中斷計(jì)數(shù)器減1；通過計(jì)數(shù)器的值作為判斷條件，判斷是否允許任務(wù)調(diào)度，從而確保中斷嵌套時禁止任務(wù)調(diào)度。隨后讀取中斷使能寄存器與中斷向量寄存器的值，獲取當(dāng)前被觸發(fā)的中斷中的最高的優(yōu)先級。通過查表處理屏蔽比當(dāng)前中斷優(yōu)先級低的所有中斷，并開放比當(dāng)前中斷優(yōu)先級高的所有中斷，從而實(shí)現(xiàn)在多中斷同時被觸發(fā)時，優(yōu)先級高的首先得到執(zhí)行，并且可搶占其他正在運(yùn)行的低優(yōu)先級的中斷；同時，允許比當(dāng)前中斷優(yōu)先級高的中斷對當(dāng)前中斷的搶占。然后清除當(dāng)前中斷的標(biāo)志位，使其重新開放，實(shí)現(xiàn)中斷的可嵌套；然后跳轉(zhuǎn)出匯編程序，將當(dāng)前最高優(yōu)先級的中斷參數(shù)傳遞到C代碼中的中斷處理函數(shù)以及操作系統(tǒng)中的任務(wù)調(diào)度函數(shù)，C代碼獲得此最高優(yōu)先級中斷參數(shù)后，會進(jìn)入相應(yīng)的中斷處理函數(shù)；同時μC/OSII操作系統(tǒng)進(jìn)行任務(wù)切換并重新調(diào)用匯編程序，恢復(fù)中斷現(xiàn)場；C代碼會清除中斷為下一次進(jìn)入中斷做好準(zhǔn)備。 軟件流程框圖如圖1所示。

?

圖1 軟件流程圖

2 可搶占可嵌套的中斷方法試驗(yàn)驗(yàn)證

在硬件平臺中設(shè)置定時器每1 ms發(fā)生一次中斷，定時器的中斷優(yōu)先級較高。串口不定時地接收到數(shù)據(jù)，接收到一次數(shù)據(jù)發(fā)生一次串口接收中斷，定時器中斷優(yōu)先級高于串口接收中斷優(yōu)先級。當(dāng)中斷被觸發(fā)后相應(yīng)的中斷信號的電平由低變高，中斷處理函數(shù)完成中斷相關(guān)處理后，中斷信號由高電平回復(fù)為低電平。將定時器中斷信號與串口接收中斷信號分別引出，并接示波器觀察。圖2中，示波器通道1是定時器中斷波形，通道2是串口接收中斷波形。如圖1所示，定時器中斷先被觸發(fā)，串口中斷后被觸發(fā)，CPU處理完定時器中斷后才去處理串口中斷的處理程序。圖3中，示波器通道1是定時器中斷波形，通道2是串口接收中斷波形。如圖2所示，串口接收中斷先被觸發(fā)，定時器中斷后被觸發(fā)，CPU中止串口中斷處理程序而轉(zhuǎn)入定時器中斷的處理程序，定時器中斷處理程序執(zhí)行結(jié)束后，繼續(xù)執(zhí)行串口中斷的處理程序。

?

圖2 低優(yōu)先級中斷不能搶占高優(yōu)先級中斷示意圖

由圖2和圖3可以明確得出結(jié)論，低優(yōu)先級中斷不能打斷高優(yōu)先級中斷，需要高優(yōu)先級中斷處理結(jié)束后，才處理低優(yōu)先級中斷；反之高優(yōu)先級中斷可以打斷低優(yōu)先級中斷。也就是說中斷的可搶占功能得到了充分的驗(yàn)證。由于示波器無法明確捕捉到中斷嵌套的實(shí)現(xiàn)，因此在中斷程序代碼中加標(biāo)志位計(jì)數(shù)，進(jìn)入中斷時，標(biāo)志位加1，退出時標(biāo)志位減1；并將標(biāo)志位的數(shù)值打印出來，以檢測進(jìn)入同一中斷的的次數(shù)。打印信息證明，中斷嵌套可以正確穩(wěn)定地實(shí)現(xiàn)，實(shí)際運(yùn)用中結(jié)合工程實(shí)際情況，兼顧系統(tǒng)穩(wěn)定與運(yùn)行效率，把嵌套次數(shù)設(shè)置為3，既能滿足現(xiàn)場運(yùn)行的需要又能防止中斷嵌套占用過多的資源。

?

圖3 高優(yōu)先級中斷可以搶占低優(yōu)先級中斷示意圖

結(jié)語
通過上述對基于Spartan6芯片μC/OSII操作系統(tǒng)的可搶占、可嵌套的中斷方法的實(shí)現(xiàn)描述，并通過搭建測試平臺，由示波器輸出波形以及計(jì)數(shù)器打印信息等手段的驗(yàn)證，基于Spartan6芯片μC/OSII操作系統(tǒng)的可搶占、可嵌套的中斷方法的實(shí)現(xiàn)解決了原有系統(tǒng)中無法區(qū)分中斷優(yōu)先級而產(chǎn)生的問題，性能可靠，完全符合產(chǎn)品開發(fā)的要求。同時，在硬件平臺的長時間運(yùn)行過程中其性能穩(wěn)定，不會出現(xiàn)死機(jī)等異常情況。此方法方便移植，通用性強(qiáng)，為解決同類問題提供了思路，避免了針對同樣問題的重復(fù)開發(fā)，減少了工作量，提高了效率。

參考文獻(xiàn)
[1] 何賓, 王瑜. 基于Xilinx MicroBlaze多核嵌入式系統(tǒng)的設(shè)計(jì)[J]. 電子設(shè)計(jì)工程,2011,19(13):141144.
[2] 劉艷軍. 嵌人式操作系統(tǒng)μC/OSII面向數(shù)控系統(tǒng)的改進(jìn)[J].現(xiàn)代電子技術(shù),2011,34(12):8386.
[3] 劉釗,杜永鋒,許知博. 基于XilinxSpartan6 FPGA的MultiBoot設(shè)計(jì)的實(shí)現(xiàn)[J].電子科技,2012,25(3):2832.
孫豐祥(工程師),從事繼電保護(hù)平臺研究。