雷達(dá)目標(biāo)生成器的性能和能力以及它們測(cè)試?yán)走_(dá)系統(tǒng)的可用性是關(guān)鍵，這主要取決于幾個(gè)技術(shù)參數(shù)。本文介紹不同雷達(dá)目標(biāo)生成器的架構(gòu)，闡明適合雷達(dá)系統(tǒng)性能測(cè)試的目標(biāo)生成器的設(shè)計(jì)要求和準(zhǔn)則，同時(shí)給出測(cè)量結(jié)果舉例。
2020-03-29 11:40:00
1517 在win8.1 pc上使用Vivado 2014.1，MIG IP生成器在啟動(dòng)時(shí)收到Windows錯(cuò)誤。相同的安裝文件已加載到win7 pc上，MIG IP生成器運(yùn)行正常。在Win8.1機(jī)器上，我
2018-12-07 11:18:46
大家好，請(qǐng)告訴我，有可能使用系統(tǒng)生成器和matlab使用學(xué)術(shù)許可證，小心地讓我知道，它是緊急的
2020-05-06 09:37:12
大家好，我擁有Xilinx Vivavo 14.4和Matlab 2015a，當(dāng)我試圖將兩者集成到系統(tǒng)生成器時(shí)，我得到的錯(cuò)誤是“沒(méi)有matlab exixting的余地”我該怎么辦，請(qǐng)幫助我
2020-05-05 08:09:03
嗨， 我正在尋找一個(gè)數(shù)字多相上變頻器。 我在Altera的應(yīng)用筆記和設(shè)計(jì)實(shí)例中找到了一些。 只是想知道Xilinx有沒(méi)有任何應(yīng)用筆記和系統(tǒng)生成器設(shè)計(jì)實(shí)例？謝謝，將以上來(lái)自于谷歌翻譯以下為原文Hi,I
2019-01-30 10:08:42
我在Xilinx核心生成器（vivado 2016.2）生成的AsynFifo（獨(dú)立時(shí)鐘塊Ram，F(xiàn)IFO生成器版本13.1）上遇到了問(wèn)題。設(shè)置如下：輸入數(shù)據(jù)寬度：260輸入數(shù)據(jù)寬度：520問(wèn)題是當(dāng)
2020-05-05 17:41:49
嗨，我在系統(tǒng)生成器2014中使用黑盒子.4在模擬模式下選擇vivado模擬器。如果我運(yùn)行該項(xiàng)目它正常工作，但如果我在系統(tǒng)生成器或黑盒vhdl中更改某些內(nèi)容，則會(huì)出現(xiàn)此錯(cuò)誤：Xilinx模塊庫(kù)中發(fā)
2018-10-30 11:07:57
你好。我正在使用xilinx系統(tǒng)生成器進(jìn)行圖像處理。在我的模型中，我使用視頻查看器鏈接選項(xiàng)將輸出圖像存儲(chǔ)到“視頻到工作區(qū)”塊中，然后通過(guò)圖像從工作空間調(diào)用存儲(chǔ)的變量“vout”到“調(diào)整大小”塊以進(jìn)行
2020-04-08 09:33:09
AllJoyn 團(tuán)隊(duì)非常激動(dòng)地向廣大開發(fā)商宣布，一款新工具已經(jīng)問(wèn)世——代碼生成器。如果您擁有定義的 AllJoyn 服務(wù)接口規(guī)范，即可通過(guò)運(yùn)行此代碼生成器，為您的服務(wù)端和客戶端生成工作示例源代碼。本
2018-09-19 18:11:55
本帖最后由 wiselylxm 于 2016-11-30 22:24 編輯
沒(méi)事自己寫的CDKEY生成器，采用了Labview+C#動(dòng)態(tài)鏈接庫(kù)
2016-07-08 14:30:32
DDS文件生成器
2012-08-11 09:39:01
那些驚艷的算法們（四）——唯一ID生成器snowflake
2020-06-12 17:22:58
只想將一個(gè)VI做成可執(zhí)行文件，但是不知道哪個(gè)版本的LABVIEW破解版有應(yīng)用程序生成器的，或者求大俠幫忙生成一下，不甚感激。有償。
2014-09-25 11:31:30
SQL語(yǔ)句生成器SQL數(shù)據(jù)庫(kù)語(yǔ)句生成及分析器（支持表結(jié)構(gòu)、索引、所有記錄到SQL腳本)可用于數(shù)據(jù)數(shù)的備份和恢復(fù)!功能不用多說(shuō)，試試就知道了
2009-06-12 16:15:05
stm8編程神器：庫(kù)函數(shù)使用生成器的運(yùn)行界面如圖所示： STM8庫(kù)函數(shù)生成器可以根據(jù)選項(xiàng)來(lái)自動(dòng)生成庫(kù)函數(shù)： 全部資料下載地址： STM8庫(kù)函數(shù)生成器.zip
2018-07-02 07:18:31
您好，BootRADER生成器在中斷向量中寫入跳躍。我不想使用Bootloader中的中斷，因?yàn)槲蚁氡苊庵袛嗵S。它是否與Bootloader生成器一起工作，或者我必須用腳踏寫引導(dǎo)程序嗎？ 以上
2018-10-11 08:36:21
python生成器1. 什么是生成器？生成器（英文名 Generator ），是一個(gè)可以像迭代器那樣使用for循環(huán)來(lái)獲取元素的函數(shù)。生成器的出現(xiàn)（Python 2.2 +），實(shí)現(xiàn)了延時(shí)計(jì)算，從而緩解
2022-02-24 15:56:29
你好我正在嘗試使用內(nèi)存接口生成器（MIG）來(lái)控制開發(fā)板sp601的DDR3外部RAM問(wèn)題是我無(wú)法從ip core向?qū)?b class="flag-6" style="color: red">生成器生成我的項(xiàng)目中使用的原理圖。我曾嘗試使用官方PDF作為參考，幾個(gè)網(wǎng)站，但我
2019-11-07 06:09:48
本人最近用verilog寫了一個(gè)隨機(jī)數(shù)生成器RNG，生成一個(gè)32bits的隨機(jī)數(shù)，然后加入到信道仿真的模塊中，在信道仿真的模塊里面需要有3個(gè)子模塊都需要用這個(gè)隨機(jī)數(shù)生成器，我一開始嘗試每個(gè)子模塊都用
2016-07-27 16:59:33
大家好我可以在Matlabwith Vivado上安裝Xilinxsystem生成器嗎？有了ISE，有一個(gè)應(yīng)用程序調(diào)用System Generator Matlab Configuration
2018-12-27 10:57:02
vhdl中編碼了我的設(shè)計(jì)。我可以使用核心生成器工具為MCB生成vhdl代碼嗎？2）就模擬模型而言，我可以在elpida網(wǎng)站上看到verilog中的模型。有些vhdl仿真模型在哪里？3）我是初學(xué)者，如果有
2019-06-13 06:57:41
本帖最后由 z309110798 于 2015-4-3 09:16 編輯
回聲生成器在網(wǎng)上搜索的
2015-04-03 09:12:50
我想使用系統(tǒng)生成器來(lái)生成sinc信號(hào)。但我不知道在哪里可以獲得這個(gè)系統(tǒng)生成器？這是xilinx ISE設(shè)計(jì)工具的一部分。如果是這樣，請(qǐng)告訴我如何使用它來(lái)生成sinc信號(hào)？謝謝以上來(lái)自于谷歌翻譯以下
2019-01-28 06:37:12
本文針對(duì)一種產(chǎn)生準(zhǔn)單輸入跳變測(cè)試序列的低功耗測(cè)試生成器的缺點(diǎn)提出了改進(jìn)設(shè)計(jì)方案，并且利用EDA技術(shù)在FPGA芯片上進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)。
2021-04-29 06:13:15
如何利用Xilinx FPGA和存儲(chǔ)器接口生成器簡(jiǎn)化存儲(chǔ)器接口？
2021-05-06 07:23:59
生成器的工作原理是什么？如何去使用生成器呢？
2021-10-25 08:44:25
您好，我被要求執(zhí)行序列生成器。我已經(jīng)用紙做過(guò)一切，但我不知道如何在Xilinx上正確創(chuàng)建它。我完成了轉(zhuǎn)換表和輸出表。我的輸出函數(shù)已經(jīng)用karnaugh等進(jìn)行了簡(jiǎn)化。但是當(dāng)我實(shí)現(xiàn)它時(shí)，我認(rèn)為它在
2019-01-10 10:39:50
親 ，我需要在VHDL / Verilog中實(shí)現(xiàn)流量生成器，它是如何實(shí)現(xiàn)的，請(qǐng)?jiān)诖艘龑?dǎo)我。謝謝以上來(lái)自于谷歌翻譯以下為原文Dear , I need to implement the traffic
2019-03-25 13:51:45
親愛(ài)的先生，我使用spartan 6處理器在VHDL中使用DCM_SP庫(kù)實(shí)現(xiàn)了時(shí)鐘倍頻器，并且我將100mhz時(shí)鐘乘以1GHZ工作正常。但我的問(wèn)題是如何在系統(tǒng)生成器中實(shí)現(xiàn)這種時(shí)鐘多路復(fù)用器的方法，是否可能，如何？請(qǐng)求幫助我。鯊魚
2019-11-05 09:43:08
嗨，我使用系統(tǒng)生成器并嘗試使用Xilinx Libary實(shí)現(xiàn)飽和功能。例如，我怎么能得到一個(gè)類似于普通simulink庫(kù)中的塊“飽和度”的函數(shù)。背景是我的FPGA模型中有一個(gè)PWM信號(hào)?，F(xiàn)在我想減少負(fù)面價(jià)值。或者將所有負(fù)值更改為零。謝謝。
2020-03-27 10:26:04
我想用ip核心生成器實(shí)現(xiàn)DCM，但我無(wú)法實(shí)現(xiàn)設(shè)計(jì)。我有這個(gè)錯(cuò)誤。我認(rèn)為問(wèn)題出在.ucf檔案中。請(qǐng)幫幫我
2019-07-24 12:11:54
存儲(chǔ)器接口生成器(MIG)解決方案---Virtex-4 存儲(chǔ)器接口和Virtex-II Pro存儲(chǔ)器解決方案 Virtex-4? FPGAs solve
2009-10-24 12:02:14
我在生成應(yīng)用程序的時(shí)候，右鍵點(diǎn)擊程序生成規(guī)范，點(diǎn)擊新建，只有源代碼發(fā)布和web兩項(xiàng)，沒(méi)有應(yīng)用程序，安裝程序以及DLL和ZIP等，是因?yàn)槲覜](méi)有應(yīng)用程序生成器的問(wèn)題嗎？那去哪可以整一個(gè)免費(fèi)的LabVIEW2009 應(yīng)用程序生成器？求高手教我
2012-09-04 09:19:25
大家好！?。?我正在使用xilinx系統(tǒng)生成器實(shí)現(xiàn)ofdm。在發(fā)送器部分，對(duì)于星座映射，我使用的是16位QAM，這是一個(gè)matlab文件。通過(guò)使用“Mcode塊”，我有點(diǎn)將matlab包含
2019-04-19 10:32:12
你好Guyz，只有在Vivado中完成合成之后，我才能估計(jì)設(shè)計(jì)所需的資源。問(wèn)題是：是否可以估計(jì)系統(tǒng)生成器（Vivado IDE 2014.3.1）本身的資源？無(wú)法在系統(tǒng)生成器[xilinx
2019-04-02 14:32:18
虛心請(qǐng)教。本人使用的是NI Labview2014版，想要把VI轉(zhuǎn)換成C代碼，目前在官網(wǎng)中找到的LabVIEW C代碼生成器最高版本是2013版，請(qǐng)問(wèn)有沒(méi)有LabVIEW C代碼生成器2014版資源可以分享。萬(wàn)分感謝！
2015-09-10 16:26:00
給個(gè)漢字生成器軟件!!
2017-01-18 11:18:23
嗨，視頻測(cè)試模式生成器IP模塊需要一個(gè)免費(fèi)許可證，我已從Xilinx下載，添加到我的許可證文件中，并加載到Vivado for Ubuntu。 TheLicense Manager看到它，但是當(dāng)我
2019-01-02 14:34:16
pim卡資料生成器
2007-11-22 23:23:47
6 利用LabVIEW代碼生成器簡(jiǎn)化應(yīng)用項(xiàng)目
2009-02-26 14:01:0924 在一定的語(yǔ)言環(huán)境中漢語(yǔ)詞語(yǔ)之間存在著優(yōu)先組合搭配關(guān)系，據(jù)此，在本文中利用互信息、數(shù)理統(tǒng)計(jì)和人腦聯(lián)想記憶的相關(guān)理論，設(shè)計(jì)了一個(gè)漢語(yǔ)句子聯(lián)想生成器，使用該生成器
2009-09-26 14:25:1220 展頻時(shí)脈生成器展頻時(shí)脈的技術(shù)是頻率調(diào)變( FM )的一種應(yīng)用，相反地，頻率調(diào)變通常會(huì)伴隨生成展頻的效果。展頻時(shí)脈最基本的想法，是稍微地調(diào)變時(shí)脈訊號(hào)的頻率，造成時(shí)脈訊
2010-02-26 11:05:3423 c51程序框架生成器
2010-07-09 17:46:5921
音樂(lè)包絡(luò)生成器和調(diào)制器電路圖
2009-04-09 09:39:41794 
自制酸奶生成器
2009-04-23 11:48:10869 
基于FPGA的AGWN信號(hào)生成器
在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過(guò)分析AGWN的性質(zhì)，采用自頂向下的設(shè)計(jì)思
2009-12-25 10:10:29870 
一種基于FPGA的AGWN信號(hào)生成器的設(shè)計(jì)
在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過(guò)分析AGWN的性質(zhì)，采用自頂向
2009-12-26 09:13:29952 
通過(guò)將第三方IP集成到NI LABVIEW軟件中，您可以使用許多為XILINX現(xiàn)場(chǎng)可編程門陣列（FPGA）精調(diào)過(guò)的算法實(shí)現(xiàn)高性能，并且提高代碼重用度。LABVIEW FPGA模塊為導(dǎo)入外部IP提供了兩個(gè)方法：組件級(jí)知識(shí)產(chǎn)權(quán)（CLIP）節(jié)點(diǎn)和結(jié)合XILINX核心生成器的IP集成節(jié)點(diǎn)。本技
2011-03-15 13:25:5890 本文提供的LED段碼生成器，希望對(duì)你的學(xué)習(xí)有所幫助！
2011-06-03 15:19:0696 本內(nèi)容提供了c語(yǔ)言流程圖生成器下載，歡迎大家下載學(xué)習(xí)
2012-05-10 11:10:57178 電子發(fā)燒友網(wǎng)站提供《C語(yǔ)言流程圖生成器.rar》資料免費(fèi)下載
2015-07-06 16:54:597 jeesite框架代碼生成器，可以很方便的生成代碼，挺不錯(cuò)的。
2016-01-14 15:19:490 點(diǎn)陣字庫(kù)生成器使用說(shuō)明資料，很好的學(xué)習(xí)資料，快來(lái)下載吧
2016-02-17 11:52:200 數(shù)碼管代碼生成器，迅速生成數(shù)碼管的相應(yīng)代碼
2016-04-25 10:54:0940 LED段碼數(shù)據(jù)生成器 單片機(jī)C51常用軟件 簡(jiǎn)單方便。
2016-05-18 14:53:577 stm32庫(kù)函數(shù)代碼自動(dòng)生成器是STM32學(xué)習(xí)的小工具。
stm32庫(kù)函數(shù)代碼自動(dòng)生成器可以根據(jù)你的配置生成相應(yīng)的庫(kù)函數(shù)代碼。
2016-06-17 17:55:330 STM32庫(kù)函數(shù)代碼自動(dòng)生成器正式版 STM32庫(kù)函數(shù)代碼自動(dòng)生成器正式版
2016-07-25 18:52:510 一種自相似網(wǎng)絡(luò)流量生成器的設(shè)計(jì)與實(shí)現(xiàn)_王曉婷
2017-01-07 20:32:202 Xilinx針對(duì)不同類型的調(diào)試IP核，提供了不同的核生成器。本節(jié)重點(diǎn)介紹Xilinx Core Generator Tool（Xilinx IP核生成器）所支持的ChipScope Pro調(diào)試IP核ICON、ILA、VIO和ATC2及其屬性
2017-02-11 07:14:11761 
本頁(yè)包含通過(guò)LabVIEW FPGA模塊可用的Xilinx CORE生成器IP的列表。LabVIEW通過(guò)Xilinx IP節(jié)點(diǎn)實(shí)現(xiàn)該IP。 下列IP名稱和說(shuō)明來(lái)自于Xilinx數(shù)據(jù)表。LabVIEW
2017-11-18 05:55:514465 LabVIEW使用IP集成節(jié)點(diǎn)方便的整合Xilinx內(nèi)核生成IP至FPGA VI。按照下列步驟添加Xilinx內(nèi)核生成器IP至FPGA VI。 1、在支持的FPGA終端下新建一個(gè)空白VI，并顯示VI
2017-11-18 05:56:221746 通過(guò)使用流量生成器創(chuàng)建示例設(shè)計(jì)，運(yùn)行綜合和實(shí)現(xiàn)以及查看摘要報(bào)告（利用率，功率等），了解如何運(yùn)行內(nèi)存接口生成器（MIG）GUI以生成RTL和約束文件
2018-11-23 06:16:004037 xilinx logicore?ip塊內(nèi)存生成器（bmg）核心是一個(gè)高級(jí)內(nèi)存構(gòu)造函數(shù)，它使用xilinx fpgas中的嵌入式塊ram資源生成面積和性能優(yōu)化的內(nèi)存。用戶可以快速創(chuàng)建優(yōu)化的內(nèi)存，以利
2019-10-30 08:00:005 在測(cè)試和驗(yàn)證分辨率高于16位的高精度快速模數(shù)轉(zhuǎn)換器(ADC)的交流性能時(shí)，需要用到近乎完美的正弦波生成器，該生成器至少支持0kHz至20kHz音頻帶寬。
2020-09-21 09:46:546356 
Xilinx LogiCORE IP塊內(nèi)存生成器（BMG）內(nèi)核是一種高級(jí)內(nèi)存構(gòu)造函數(shù)，它使用XilinxFPGAs中的嵌入式塊RAM資源生成區(qū)域和性能優(yōu)化的內(nèi)存。
2020-12-09 15:31:0022 AN-113：精密坡道生成器
2021-05-16 12:04:486 python生成器 1. 什么是生成器？ 生成器（英文名 Generator ），是一個(gè)可以像迭代器那樣使用for循環(huán)來(lái)獲取元素的函數(shù)。 生成器的出現(xiàn)（Python 2.2 +），實(shí)現(xiàn)了延時(shí)
2022-02-24 15:53:122946 邏輯核? IP FIFO生成器用戶指南描述了FIFO生成器，以及有關(guān)設(shè)計(jì)、定制和實(shí)現(xiàn)的信息核心。
2022-08-28 11:09:002 電子發(fā)燒友網(wǎng)站提供《使用DNN IP生成器的自主機(jī)器人控制建模.zip》資料免費(fèi)下載
2022-10-26 11:13:531 電子發(fā)燒友網(wǎng)站提供《Arduino Lotto隨機(jī)數(shù)生成器.zip》資料免費(fèi)下載
2022-11-02 10:59:370 電子發(fā)燒友網(wǎng)站提供《Magic 8 Ball密碼生成器開源.zip》資料免費(fèi)下載
2022-11-07 16:13:320 電子發(fā)燒友網(wǎng)站提供《Arduino贊美生成器.zip》資料免費(fèi)下載
2022-11-09 14:22:241 電子發(fā)燒友網(wǎng)站提供《隨機(jī)數(shù)生成器開源分享.zip》資料免費(fèi)下載
2022-11-11 11:57:550 振弦采集模塊配置工具VMTool 擴(kuò)展功能指令生成器與實(shí)時(shí)曲線 振弦采集模塊 指令生成器 （ 1） 指令生成 指令生成器可根據(jù)需要生成符合 MODBUS 和 AABB 通訊協(xié)議的讀取和控制指令
2023-01-29 10:42:30505 
通用RFID生成器資料分享
2023-02-10 15:35:111 IzoT 資源報(bào)告生成器用戶指南
2023-03-13 19:28:490 外設(shè)驅(qū)動(dòng)生成器V.1.03 指導(dǎo)書
2023-04-26 20:05:310 外設(shè)驅(qū)動(dòng)生成器V.1.02 指導(dǎo)手冊(cè)
2023-04-28 18:44:180 （RL78）上的具體的實(shí)現(xiàn)方法，這里略去工程的建立過(guò)程，相應(yīng)的驅(qū)動(dòng)程序細(xì)節(jié)可以參考代碼生成器生成的代碼，這里只重點(diǎn)講述代碼生成器配置和軟件UART的實(shí)現(xiàn)。
2023-05-09 09:25:02851 
使用uvm代碼生成器創(chuàng)建基本的uvm驗(yàn)證環(huán)境框架，然后丟棄代碼生成器模板并擴(kuò)展和維護(hù)生成出來(lái)的代碼。盡管uvm代碼生成器僅在項(xiàng)目的初始階段使用，然后被丟棄，但仍然提高了驗(yàn)證的效率。
2023-05-14 16:51:181167 
什么是網(wǎng)絡(luò)流量生成器，為什么我需要一個(gè)？網(wǎng)絡(luò)流量生成器是一種將流量饋送到網(wǎng)絡(luò)以測(cè)試和優(yōu)化網(wǎng)絡(luò)設(shè)備、協(xié)議和拓?fù)湫阅艿墓ぞ?。使用流?b class="flag-6" style="color: red">生成器，可以選擇要在實(shí)驗(yàn)室中測(cè)試的特定流量類型。通過(guò)控制使用數(shù)據(jù)包發(fā)送
2022-03-11 10:09:42665 
IzoT 資源報(bào)告生成器用戶指南
2023-07-04 20:46:270 電子發(fā)燒友網(wǎng)站提供《STM32MP1系列密鑰生成器軟件說(shuō)明.pdf》資料免費(fèi)下載
2023-09-20 10:36:470 Xilinx LogiCORE IP視頻定時(shí)控制器內(nèi)核是一款通用視頻定時(shí)生成器和檢測(cè)器。該內(nèi)核可通過(guò)完整的寄存器集進(jìn)行高度編程，從而控制各種定時(shí)生成參數(shù)。這種可編程性與一組全面的中斷位相結(jié)合，可輕松集成到處理器系統(tǒng)中，實(shí)現(xiàn)對(duì)模塊的實(shí)時(shí)系統(tǒng)控制。視頻定時(shí)控制器提供一個(gè)可選的AXI4-Lite兼容接口。
2023-10-16 11:06:40292 
信號(hào)生成器功能是TSMaster分析中的報(bào)文發(fā)送模塊。信號(hào)生成器用于發(fā)送和配置每個(gè)CAN/LIN信號(hào)的值變化行為，簡(jiǎn)而言之，這是一個(gè)可以控制和調(diào)整CAN/LIN信號(hào)值的功能。我們可選擇的信號(hào)生成器
2023-12-23 08:21:12246 
電子發(fā)燒友網(wǎng)站提供《RL78的代碼生成器發(fā)布說(shuō)明.pdf》資料免費(fèi)下載
2024-01-30 09:48:400
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論