基于FPGA的多核嵌入式系統(tǒng)的設計

隨著嵌入式器件在過去數(shù)十年來的爆炸性成長，使得硬件組件及軟件工具都有顯著的改善。雖然有著這種成長與創(chuàng)新，但傳統(tǒng)嵌入式系統(tǒng)的設計方法卻少有進步，并逐漸變成一種障礙。有鑒于新標準與協(xié)議的快速發(fā)展，以及對產(chǎn)品上市壓力的日益增加，嵌入式系統(tǒng)設計也即將發(fā)生顛覆性的典范改變。

隨著硬件技術及軟件工具的進步在加速成長，由整合所帶來的挑戰(zhàn)也開始浮現(xiàn)。如果無法妥善處理這些挑戰(zhàn)，將會使得終端產(chǎn)品變得更加昂貴，并且有礙于讓更多創(chuàng)新設計的實驗、成長及上市。

標準的嵌入式架構

在一般的計算市場，標準化已帶來更加穩(wěn)健而耐用的操作系統(tǒng)、更精煉的終端應用，及基礎硬件組件的進步。我們從其中所學到的經(jīng)驗是，從避免花在客制化硬件架構及相關軟件組件的努力所省下來的時間，將可獲得更佳的解決方案，這可加快上市的時間。

在嵌入式領域，一個相對應的標準架構應該要具有足夠的靈活性，以容納不同的使用案例，同時還要能提供一條可以更新的途徑。有鑒于這些限制，在嵌入式領域中的標準，最為穩(wěn)健而耐用的架構是將一顆微處理器與FPGA相互搭配一起工作，有如一體般（圖A）。這兩者結合在一起，將可實現(xiàn)顯著的設計靈活性。

圖A：在圖中的標準硬件架構中，處理器與FPGA的結合可實現(xiàn)靈活性，同時也讓標準化可以利用較高階的工具，以便在設計流程中獲得顯著的效益。處理器可讓現(xiàn)有的碼鏈接庫重復使用，而FPGA則可讓客制化的算法具有靈活的實現(xiàn)方式。

FPGA可帶來硬件決定性及可靠性的效益，而不會有ASIC設計突出的成本及缺乏彈性。此外，在FPGA的結構中加載新的邏輯及重新定義鏈接，讓它可以讓工程師實現(xiàn)不會過時的設計，且有更為穩(wěn)健的更新路徑，而不需要在硬件上進行大幅的修改。

在嵌入式系統(tǒng)設計中結合處理器與FPGA的情況，在許多產(chǎn)業(yè)中已是愈來愈普及。嵌入式系統(tǒng)的設計開發(fā)工程師都在使用基于多個處理器及FPGA的設計。其中，F(xiàn)PGA用來執(zhí)行精準且高速的量測，或運行時間關鍵的算法。同時處理器則是用來執(zhí)行實時的操作系統(tǒng)，以處理低頻控制回路及提供連至其他分布式結點的以太網(wǎng)絡通訊及促進遠程數(shù)據(jù)的存取、系統(tǒng)的管理及診斷。

高階工具

標準架構所帶來的一項關鍵性效益是，有更多功能強大且優(yōu)化的高階工具可以發(fā)展和使用，以進行設計。較高階的工具讓某一領域內的專家可以更小及更有效率的設計團隊深入嵌入式系統(tǒng)設計。因此，更小規(guī)模的設計團隊便可將更為復雜的產(chǎn)品推出上市。

效率

以較高階的設計工具及語言進行應用發(fā)展可獲得效率，一般通用的計算可為此一效率提出證明。毫無意外地，嵌入式市場將開始目睹高階設計工具的成長，其中包括Xilinx AutoESL C-to-Gates高階合成工具、Mentor Graphics Catapult C合成工具及NI LabVIEW最終系統(tǒng)設計軟件等。