基于FPGA的多單片機通信網(wǎng)絡

隨著測控技術的發(fā)展，由多單片機構(gòu)成的測量控制網(wǎng)絡在測控領域的應用越來越廣泛。單片機之間的數(shù)據(jù)交換通常采用串行通信方式，連接方式多采用總線拓撲結(jié)構(gòu)[13]。該結(jié)構(gòu)中單片機通過一組數(shù)據(jù)線相連接，所有單片機共用一組數(shù)據(jù)線；通信時要對從單片機進行編址，主單片機通過不同的地址來訪問從單片機。由于只有一組數(shù)據(jù)線，那么在同一時間內(nèi)，主單片機只能和一個單片機進行通信。如果要訪問一遍從單片機，那么主單片機要首先發(fā)送某一個從單片機的訪問命令，等其應答后才能訪問下一個從單片機。這樣就浪費了大量的時間，降低了測控系統(tǒng)的工作效率。在某些監(jiān)督計算機控制系統(tǒng)（SCC）和集散型控制系統(tǒng)（DCS）中[4]，主單片機經(jīng)常需要同時訪問從單片機，要求從單片機能同時響應主單片機的訪問命令，此時拓撲型總線結(jié)構(gòu)就不能滿足要求。

隨著電子技術和EDA技術的發(fā)展，FPGA技術以其獨有的優(yōu)勢，在電子設計領域得到越來越廣泛的應用。FPGA具有集成度高、體積小和功耗低等優(yōu)點，而且還具有用戶可編程能力。采用FPGA器件可以大大縮短開發(fā)周期，減少資金投入，實現(xiàn)片上可編程系統(tǒng)（SOPC）的設計。同時，測控系統(tǒng)中使用串行擴展通信的趨勢越來越突出，但是傳統(tǒng)總線拓撲結(jié)構(gòu)較低的響應效率已經(jīng)不能滿足復雜系統(tǒng)的要求。本文的主要目的是基于FPGA設計一個集成16個簡單UART（通用異步接收發(fā)送設備）的模塊，該模塊采用VHDL語言描述。主單片機通過并口與FPGA相連，F(xiàn)PGA通過16個UART分別與16個從單片機相連，實現(xiàn)單片機串行通信網(wǎng)絡系統(tǒng)。

1 系統(tǒng)硬件總體設計

系統(tǒng)設計要求主單片機能同時控制從單片機，并且能同時采集從單片機上傳的信息，進行判斷并傳送給上位機。主單片機功能主要有：
① 與上位機通信，接收上位機命令并解析；
② 根據(jù)上位機命令，向下控制從單片機；
③ 監(jiān)測從單片機中上傳的各種指標是否符合要求；
④ 提供告警顯示。

FPGA完成主單片機命令的解復接和從單片機上傳信息的復接。從單片機主要功能為接收主單片機通過FPGA下發(fā)的命令，完成對設備的控制并上傳設備狀態(tài)，如圖1所示。

圖1 單片機多機通信原理示意圖

本設計中使用的單片機為Cygnal公司的C8051F系列單片機，F(xiàn)PGA為Xilinx公司的XC3S100E。C8051F系列單片機是Cygnal公司開發(fā)的高端單片機，指令與8051兼容，最高具有25 MIPS的處理能力，同時集成了ADC、DAC、可編程放大器、電壓比較器、傳感器等豐富的外設，非常適合應用于測控領域。C8051F系列單片機還具有JTAG接口，方便用戶在線調(diào)試，極大節(jié)省了用戶的開發(fā)時間。

2 系統(tǒng)實現(xiàn)

2.1 主單片機單元設計

主單片機采用C8051F020單片機，該單片機提供2個串口、1個I2C接口（SMBus），提供P0~P3或P4~P7的并口。本設計中，設置特殊功能寄存器EMI0CF=0x27，使外部存儲器接口工作在地址/數(shù)據(jù)復用方式，選擇高端口P4~P7。設置特殊功能寄存器XBR0=0x15，將串口UART0和SMBus映射到P0端口。

C8051F020將FPGA視為外部存儲器，通過并口P4~P7進行訪問。C8051F020通過SMBus接口連接串行EEPROM，將系統(tǒng)信息實時寫入EEPROM，在系統(tǒng)突然掉電后上電時讀取EEPROM內(nèi)的數(shù)據(jù)，完成系統(tǒng)掉電保護功能。主單片機連續(xù)不停地分析從單片機上傳的指令，判斷設備的狀態(tài)并給出告警顯示，同時存入內(nèi)部緩沖區(qū)等待上位機查詢。

C8051F020提供串口和網(wǎng)口2種方式與上位機通信，兩個接口不能同時使用。網(wǎng)絡通信采用網(wǎng)口串口轉(zhuǎn)換模塊實現(xiàn)，網(wǎng)口和串口通過組合邏輯電路連接到C8051F020的UART0，如圖2所示，實現(xiàn)系統(tǒng)的本地監(jiān)控和遠程監(jiān)控功能。

圖2 主單片機串口和網(wǎng)口連接示意圖

2.2 FPGA單元設計

FPGA的設計是通信網(wǎng)絡的核心部分。依據(jù)功能要求，F(xiàn)PGA內(nèi)部劃分成四大功能模塊：SRAM控制器、發(fā)送數(shù)據(jù)緩沖模塊、16個UART模塊、接收數(shù)據(jù)緩沖模塊。發(fā)送數(shù)據(jù)緩沖模塊劃分成16個RAM區(qū)，每個RAM區(qū)分別連接1個UART，當發(fā)送緩沖模塊接收到主單片機下發(fā)的控制數(shù)據(jù)后，啟動UART將數(shù)據(jù)發(fā)送至從單片機。接收緩沖區(qū)同樣分為16個RAM區(qū)，發(fā)送控制數(shù)據(jù)后，UART周期性地向從單片機發(fā)送狀態(tài)查詢命令，從單片機將最新狀態(tài)發(fā)送至UART模塊，UART模塊將數(shù)據(jù)存入接收緩沖模塊相應的RAM區(qū)。如圖3所示。

?

圖3 FPGA內(nèi)部功能模塊示意圖

FPGA內(nèi)部共有16對讀/寫和數(shù)據(jù)總線，分別連接UART和相應的發(fā)送緩沖區(qū)RAM及接收緩沖區(qū)RAM。