RMS的通信結(jié)構(gòu) - 基于FPGA技術(shù)的發(fā)展提出一種可重構(gòu)測(cè)控系統(tǒng)的設(shè)計(jì)構(gòu)想

從通用性角度考慮，RMS的通信結(jié)構(gòu)可以根據(jù)系統(tǒng)規(guī)模的需要選擇不同的形式。大型測(cè)控系統(tǒng)可以選用專用測(cè)控總線(如GPIB、CPI、CPCI等)，以標(biāo)準(zhǔn)化、模塊化插卡形式與主控計(jì)算機(jī)相連；小型系統(tǒng)則可以根據(jù)需要選用通用總線(如RS232、UART、USB、CAN總線)，有選擇地添加可編程I／O口、ZigBee無(wú)線通信接口、TCP／IP協(xié)議、以太網(wǎng)接口等通信、網(wǎng)絡(luò)擴(kuò)展接口，以滿足無(wú)線通信和網(wǎng)絡(luò)測(cè)控功能擴(kuò)展的需要。不論規(guī)模大小，接口類型各異，都可用IP模塊的形式進(jìn)行設(shè)計(jì)并配置到FPGA器件上，以滿足不同應(yīng)用需要。

值得注意的是，測(cè)控系統(tǒng)的通信結(jié)構(gòu)設(shè)計(jì)不僅要包括系統(tǒng)總線的設(shè)計(jì)，還包括FPGA片內(nèi)通信結(jié)構(gòu)的設(shè)計(jì)。典型的可重構(gòu)FPGA片內(nèi)通信結(jié)構(gòu)通常有片上總線和片上網(wǎng)絡(luò)兩種策略。片上網(wǎng)絡(luò)結(jié)構(gòu)雖能較好地體現(xiàn)結(jié)構(gòu)參數(shù)要求，但面積花費(fèi)巨大；而片上總線結(jié)構(gòu)憑借靈活性高、可延展、設(shè)計(jì)開銷小、帶寬要求較低、時(shí)延較短等優(yōu)點(diǎn)，成為RMS的首選?？紤]到FPGA的配置需要，在通信模塊、主控制器模塊和FPGA器件內(nèi)都應(yīng)設(shè)計(jì)相應(yīng)的JTAG接口，以滿足數(shù)據(jù)流配置和在線測(cè)試的需要。

2．2．5 軟件重構(gòu)

軟件重構(gòu)是作為軟硬件協(xié)同設(shè)計(jì)實(shí)現(xiàn)的測(cè)控系統(tǒng)重構(gòu)的必要內(nèi)容。傳統(tǒng)的測(cè)控軟件常常是針對(duì)具體的測(cè)控、對(duì)象和硬件資源設(shè)計(jì)的，從而限制了不同型號(hào)、不同廠家、不同硬件接口的測(cè)控器件的使用。為實(shí)現(xiàn)測(cè)控系統(tǒng)的軟件重構(gòu)，應(yīng)打破傳統(tǒng)測(cè)控軟件的設(shè)計(jì)思路，采用“基于程序框架和可復(fù)用構(gòu)件”的軟件復(fù)用思路”。如圖2所示，將測(cè)控軟件劃分為測(cè)控軟件平臺(tái)和測(cè)控驅(qū)動(dòng)程序兩部分，其間通過(guò)軟件平臺(tái)提供的軟件接口來(lái)實(shí)現(xiàn)動(dòng)態(tài)鏈接。測(cè)控軟件平臺(tái)主要實(shí)現(xiàn)主控計(jì)算機(jī)功能的控制，以及主控計(jì)算機(jī)與測(cè)控系統(tǒng)的驅(qū)動(dòng)程序之間的數(shù)據(jù)通信。

?

?

測(cè)控終端應(yīng)用軟件的可重構(gòu)、可識(shí)別包含兩個(gè)方面：其一，測(cè)控軟件平臺(tái)的可重構(gòu)，即不同測(cè)控應(yīng)用的軟件平臺(tái)能夠識(shí)別相同的控制指令，準(zhǔn)確完成主控計(jì)算機(jī)分配的測(cè)控任務(wù)；其二，測(cè)控驅(qū)動(dòng)程序的可重構(gòu)，即各種不同類型的測(cè)量、控制應(yīng)用的驅(qū)動(dòng)程序可以動(dòng)態(tài)鏈接到軟件平臺(tái)上，實(shí)現(xiàn)“熱拔插”。

測(cè)控軟件的重構(gòu)平臺(tái)有多種選擇：可以是專用的基于圖形化GUI的虛擬儀器軟件，如Labview(通過(guò)CLF節(jié)點(diǎn)實(shí)現(xiàn)與儀器驅(qū)動(dòng)程序的接口，儀器驅(qū)動(dòng)程序以動(dòng)態(tài)鏈接庫(kù)的形式給出，將與儀器有關(guān)的I／0操作都封裝成函數(shù)，并通過(guò)訪問(wèn)USB或其他接口驅(qū)動(dòng)實(shí)現(xiàn)數(shù)據(jù)的輸入、輸出)；也可以采用通用的可視化軟件編程環(huán)境，如VB、VC等。對(duì)于小型、較簡(jiǎn)單的測(cè)控系統(tǒng)，推薦選用圖形化、高效的Labview。

3 基于CPCI總線的RMS的實(shí)現(xiàn)

下面給出的實(shí)例是應(yīng)用于雷達(dá)信號(hào)實(shí)時(shí)偵測(cè)的基于CPCI總線的RMS。傳統(tǒng)的雷達(dá)偵測(cè)，由于信號(hào)特征和處理方式不同，需要研制多種獨(dú)立的偵測(cè)卡(如脈沖雷達(dá)偵測(cè)卡、連續(xù)波雷達(dá)偵測(cè)卡、敵我識(shí)別信號(hào)偵測(cè)卡等十幾種設(shè)備)及對(duì)應(yīng)測(cè)控軟件。采用通用的硬件平臺(tái)，由1個(gè)CPCI工業(yè)控制計(jì)算機(jī)和2塊CPCI可重構(gòu)硬件電路板卡構(gòu)成，根據(jù)不同種類的雷達(dá)信號(hào)分別進(jìn)行FPGA和DSP的設(shè)計(jì)，并將配置文件存儲(chǔ)在計(jì)算機(jī)中。實(shí)際工作時(shí)，針對(duì)不同的雷達(dá)信號(hào)，通過(guò)應(yīng)用軟件選擇對(duì)應(yīng)的軟硬件配置文件進(jìn)行動(dòng)態(tài)可重構(gòu)，達(dá)到了小型化、通用化和軟硬件可重構(gòu)化的效果，研發(fā)成本節(jié)約近70％，并縮短50％的開發(fā)周期。圖3為該系統(tǒng)的硬件框圖。

圖3中，核心器件——可重構(gòu)主控制器EP2$30是通過(guò)可重構(gòu)FPGA和DSP器件來(lái)連接信號(hào)采集與控制處理輸出部分，實(shí)現(xiàn)測(cè)控功能的控制中心通過(guò)CPCI總線與主控計(jì)算機(jī)進(jìn)行數(shù)據(jù)交換的通道。基于SOPC的設(shè)計(jì)思想．使用Altera公司的NiosII處理器IP軟核及外圍邏輯編程實(shí)現(xiàn)主控制器功能。主控制器與CPCI控制器通過(guò)PCI局部總線交換指令和數(shù)據(jù)，通過(guò)自定義總線和DSP總線與FPGA和DSP交換采集和輸出數(shù)據(jù)。在系統(tǒng)重構(gòu)模式下，主控制器通過(guò)CPCI控制器接收主機(jī)的重構(gòu)指令和數(shù)據(jù)，對(duì)FPGA的配置存儲(chǔ)器和DSP的程序存儲(chǔ)器進(jìn)行在線編程；同時(shí)也可以直接對(duì)FPGA進(jìn)行在線并行加載，完成系統(tǒng)的硬件重構(gòu)。在系統(tǒng)正常工作模式下，主控制器把從采集部分獲得的實(shí)時(shí)數(shù)據(jù)通過(guò)CPCI總線傳輸給主控計(jì)算機(jī)，或送往DSP進(jìn)行數(shù)據(jù)處理并控制輸出。

?

?

對(duì)于數(shù)據(jù)采集模塊和控制輸出模塊，“可重構(gòu)”的含義是指其模塊組成可以根據(jù)測(cè)控需要進(jìn)行裁剪，例如可選用PAD模塊、基于FPGA實(shí)現(xiàn)的電動(dòng)機(jī)轉(zhuǎn)速控制模塊、步進(jìn)電機(jī)控制模塊等。

結(jié) 語(yǔ)

本文根據(jù)測(cè)控系統(tǒng)的通用結(jié)構(gòu)模型和FPGA的可重構(gòu)功能特點(diǎn)，提出了一種基于FPGA器件，針對(duì)嵌入式應(yīng)用有效縮短開發(fā)周期和設(shè)計(jì)與應(yīng)用成本，滿足并行性、多任務(wù)、開放化和集成化要求的RMS的平臺(tái)式設(shè)計(jì)思想，實(shí)現(xiàn)了測(cè)控系統(tǒng)“只能由廠家定義、設(shè)計(jì)，用戶只能使用”模式和“單任務(wù)”模式的突破。RMS技術(shù)在工業(yè)現(xiàn)場(chǎng)控制、城市市政管理、智能樓宇監(jiān)控、智能家居等領(lǐng)域應(yīng)用前景廣闊，在遠(yuǎn)程重構(gòu)和網(wǎng)絡(luò)測(cè)控方面亦有研究?jī)r(jià)值。