基于System Verilog的可重用驗(yàn)證平臺設(shè)計(jì)及驗(yàn)證結(jié)果分析

采用System Verilog語言設(shè)計(jì)了一種具有層次化結(jié)構(gòu)的可重用驗(yàn)證平臺，該平臺能夠產(chǎn)生各種隨機(jī)、定向、錯(cuò)誤測試向量，并提供功能覆蓋率計(jì)算。將驗(yàn)證平臺在Synopsys公司的VCS仿真工具上運(yùn)行，并應(yīng)用到包交換芯片的仿真驗(yàn)證中。仿真結(jié)果顯示，新設(shè)計(jì)的驗(yàn)證平臺能通過修改隨機(jī)信號約束條件和產(chǎn)生隨機(jī)信號的權(quán)重值，使芯片的功能覆蓋率達(dá)到100%。隨著集成電路制造工藝技術(shù)水平不斷進(jìn)步，芯片設(shè)計(jì)規(guī)模越來越大，驗(yàn)證所花費(fèi)的時(shí)間占據(jù)了整個(gè)產(chǎn)品設(shè)計(jì)周期的70%，而且隨著設(shè)計(jì)復(fù)雜度的提高呈指數(shù)性增加［1］。芯片一次流片的成功率從很大程度上取決于功能驗(yàn)證是否充分［2］。因此，驗(yàn)證已經(jīng)成為制約芯片開發(fā)的瓶頸問題。

傳統(tǒng)的驗(yàn)證平臺主要依賴驗(yàn)證人員觀察波形的方法進(jìn)行驗(yàn)證，驗(yàn)證效率低，不能滿足當(dāng)今驗(yàn)證規(guī)模的需求。VMM驗(yàn)證方法學(xué)［3］的出現(xiàn)極大程度上提高了驗(yàn)證的效率，進(jìn)而出現(xiàn)了一批借鑒VMM驗(yàn)證方法學(xué)的驗(yàn)證平臺［4-7］，如參考文獻(xiàn)［4］所設(shè)計(jì)的驗(yàn)證平臺就采用了VMM驗(yàn)證技術(shù)。但是其設(shè)計(jì)的驗(yàn)證平臺只產(chǎn)生了隨機(jī)激勵(lì)，驗(yàn)證時(shí)僅使用隨機(jī)激勵(lì)很難測試到電路的邊界情況，而且驗(yàn)證過程收斂性差。

為了快速定位設(shè)計(jì)中的問題及邊界情況，同時(shí)提高驗(yàn)證效率，本文擬采用System Verilog語言，根據(jù)VMM驗(yàn)證方法學(xué)中的分層設(shè)計(jì)思想，搭建一個(gè)可重用的驗(yàn)證平臺，以求同時(shí)提供定向測試、受約束的隨機(jī)測試和錯(cuò)誤激勵(lì)測試。

1 平臺框架

驗(yàn)證平臺可分為4層，即測試層、建立層、事務(wù)層和物理層，如圖1所示。

（1）物理層：包括被測設(shè)計(jì)模塊（DUT）集合和電路模型。

電路模型用來與被測代碼進(jìn)行比較，以實(shí)現(xiàn)自檢驗(yàn)的驗(yàn)證。采用Verilog語言或者System Verilog語言模擬與設(shè)計(jì)代碼等價(jià)的功能。

（2）事務(wù)層：包括激勵(lì)產(chǎn)生器、監(jiān)視器、和覆蓋率統(tǒng)計(jì)器等。

激勵(lì)產(chǎn)生器的主要功能是驅(qū)動DUT和電路模型的接口信號。本平臺的激勵(lì)產(chǎn)生器能夠產(chǎn)生定向測試向量、錯(cuò)誤測試向量和受約束的隨機(jī)向量。

監(jiān)視器的主要功能是監(jiān)視DUT和電路模型輸出的信號，并對兩者進(jìn)行比較。當(dāng)DUT的輸出信號和電路模型的輸出信號不一致時(shí)，仿真可能被強(qiáng)迫結(jié)束，同時(shí)打印出當(dāng)時(shí)出錯(cuò)的時(shí)間和出錯(cuò)的信號名稱及內(nèi)容。

覆蓋率統(tǒng)計(jì)器的主要功能是根據(jù)激勵(lì)產(chǎn)生器產(chǎn)生的測試向量、DUT輸出信號以及覆蓋點(diǎn)的要求統(tǒng)計(jì)出電路功能的覆蓋概率。覆蓋點(diǎn)是一種有效的驗(yàn)證機(jī)制［8］，它的編寫根據(jù)具體的測試對象而定，可以對單個(gè)信號進(jìn)行功能覆蓋率統(tǒng)計(jì)，也可以統(tǒng)計(jì)多個(gè)信號的交叉覆蓋率。

以上介紹了事務(wù)的類型，根據(jù)不同的測試需求可以創(chuàng)建各種平臺所需的事務(wù)，如隨機(jī)事務(wù)、各種回調(diào)函數(shù)事務(wù)等。

（3）建立層：包括驗(yàn)證框架的建立和電路初始配置。

驗(yàn)證框架建立的主要功能是利用事務(wù)層的各種事務(wù)構(gòu)建出整個(gè)平臺的框架。包括平臺環(huán)境的配置及參數(shù)的設(shè)定；激勵(lì)產(chǎn)生器和監(jiān)視器的句柄定義和對象聲明；與覆蓋率相關(guān)的回調(diào)函數(shù)類的句柄定義和對象聲明；激勵(lì)產(chǎn)生器和監(jiān)視器與回調(diào)函數(shù)的通信建立。本平臺還研發(fā)了面向通信交換設(shè)備的配置軟件和專用的圖形界面。

（4）測試層：包括配置文件和測試用例。

在平臺搭建好之后，測試層的主要功能是提供定向測試的測試實(shí)例和與DUT相關(guān)的一些配置信息。例如對高性能路由器轉(zhuǎn)發(fā)單元進(jìn)行驗(yàn)證時(shí)，需要通過微機(jī)接口對轉(zhuǎn)發(fā)單元進(jìn)行配置，不同的配置參數(shù)DUT將會提供不同的功能。本文設(shè)計(jì)開發(fā)了面向定向測試的數(shù)據(jù)塊/包的軟件輔助工具。測試人員可以使用輔助工具來產(chǎn)生所需要的數(shù)據(jù)。

2 通信交換設(shè)備驗(yàn)證平臺

2.1 交換功能介紹

本文假定所測試的交換設(shè)備具有N個(gè)輸入/輸出端口，這里N通常是2的整數(shù)次冪，考慮到內(nèi)部復(fù)用，這N個(gè)端口可以映射到k組總線，每m=N/k個(gè)端口分時(shí)復(fù)用一組總線，k 2.2 驗(yàn)證平臺

驗(yàn)證平臺需要按照數(shù)據(jù)包/塊格式的要求提供各種不同類型、包長、優(yōu)先級、源端口和目的端口，以及包含其他參數(shù)和配置的網(wǎng)絡(luò)數(shù)據(jù)包，同時(shí)能夠根據(jù)各個(gè)端口輸出的數(shù)據(jù)包個(gè)數(shù)計(jì)算出該端口的速率，以此來產(chǎn)生鏈路的忙/閑狀態(tài)，模擬配置規(guī)定的速率和其他要求。

根據(jù)層次化結(jié)構(gòu)，并結(jié)合交換設(shè)備的功能，對驗(yàn)證平臺進(jìn)行了詳細(xì)的設(shè)計(jì)。

（1）物理層：DUT采用Verilog語言編寫，電路模型采用System Verilog編寫，編寫過程不是設(shè)計(jì)的重點(diǎn)，所以這里不再進(jìn)行敘述。

（2）事務(wù)層：根據(jù)功能描述可知，如果要從端口處進(jìn)行驗(yàn)證，本驗(yàn)證平臺需要N個(gè)激勵(lì)產(chǎn)生器，用于產(chǎn)生來自N個(gè)輸入端口的數(shù)據(jù)包/塊，還需要N個(gè)監(jiān)視器來觀察N個(gè)輸出端口的數(shù)據(jù)包/塊。如果要從總線處進(jìn)行驗(yàn)證，則需要k個(gè)激勵(lì)產(chǎn)生器和k個(gè)監(jiān)視器用于監(jiān)視來自電路模型和DUT的k組總線上的輸出數(shù)據(jù)。這里，每個(gè)激勵(lì)產(chǎn)生器需要模仿m=N/k個(gè)端口及其速率，每個(gè)監(jiān)視器需要記錄m個(gè)端口的輸出。同時(shí)還需要一個(gè)覆蓋率統(tǒng)計(jì)器用于統(tǒng)計(jì)激勵(lì)產(chǎn)生器產(chǎn)生的所有情況下的數(shù)據(jù)包。

①激勵(lì)產(chǎn)生器：將激勵(lì)產(chǎn)生器定義為一個(gè)類，該類的屬性包含了虛接口的定義、待發(fā)送包的隊(duì)列定義、激勵(lì)發(fā)生器編號和回調(diào)函數(shù)隊(duì)列定義等，此外還包含了運(yùn)行方法、定向測試、隨機(jī)測試、端口速率配置方法、定向包入隊(duì)方法、定向包驅(qū)動方法、隨機(jī)包產(chǎn)生方法、隨機(jī)包入隊(duì)方法、隨即包驅(qū)動方法和丟棄概率計(jì)算方法等。

其中定向測試的測試流程如圖2所示。