如何檢查JTAG口的FPGA管腳是否被擊穿？

手上有一塊黑金AX309的板子，Jtag口的排針間距是2.0mm，而我zturn board上的下載線間距是2.54mm，賊尷尬。然后焊了一個轉(zhuǎn)接板解決了，但是比較麻煩。最關(guān)鍵的是現(xiàn)在出現(xiàn)了在ISE上找不到設備的情況，不知道是我焊接的不牢固還是我?guī)щ姴灏伟袹TAG口燒壞（帶電插拔JTAG口會損壞FPGA芯片的JTAG口管腳）。

按道理現(xiàn)在板子高級了，應該都會有保護電路的吧，但是還是要謹慎啊。

正確的插線上電順序：

1.關(guān)閉FPGA開發(fā)板電源；

2.將JTAG仿真的器通過JTAG排線纜接到FPGA開發(fā)板上；

3.在仿真器的USB口上插入USB線纜（另一端需要插在電腦上）

4.打開FPGA開發(fā)板上的電源開關(guān)

關(guān)鍵是最后上電。

正確的斷電拔線順序：

1.關(guān)閉FPGA開發(fā)板的電源；

2.拔下下載器上的USB線；

3.拔掉FPGA開發(fā)板上的JTAG連接。

關(guān)鍵是先斷電。

如何檢查JTAG口的FPGA管腳是否被擊穿？

由于平時會手賤，我可能一不留神就“帶電操作了”。一次兩次可能僥幸沒事，但常在河邊走哪有不濕鞋的，這一次怕是危險了。在排除下載線本身的問題后，如果不能訪問FPGA的JTAG口很有可能是FPGA芯片上的JTAG口管腳損壞了，檢查也很簡單，只需用用萬用表檢查JTAG口中的TCK、TMS、TDO和TDI是否和GND短路，即接地了。如果任何一個信號與對地信號短路都表示JTAG信號管腳損壞。

原因分析：

對于一些低端芯片，為節(jié)省成本，簡化設計，F(xiàn)PGAIO單元都沒有保護電路，如果 帶電插拔會有一定概率導致JTAG口上的靜電和浪涌，最終導致FPGA管腳的擊穿（FPGA的IO口如果加上二極管鉗位保護電路 就問題不大了）。

FPGA程序燒寫方式——AS、PS JTAG

FPGA器件有三類配置下載方式：

1.主動配置方式（AS）

2.被動配置方式（PS）

3.JTAG

AS模式（Active Serial configration mode）：FPGA每次上電時作為控制器，由FPGA 器件引導配置操作過程，它控制著外部存儲器和初始化過程，向配置器件主動發(fā)出讀取數(shù)據(jù)信號，從而把EPCS**的數(shù)據(jù)讀入FPGA中，實現(xiàn)對FPGA的編程。

PS模式（Passive Serial configaration mode）：由外部計算機或者控制器控制配置過 程，通過加強型配置器件（EPC16，EPC8）等配置器件來完成。EPCS作為控制器件，把FPGA當作存儲器，把數(shù)據(jù) 寫入FPGA中，實現(xiàn)對FPGA編程，該模式可以實現(xiàn)對FPGA的在線編程。

JTAG模式：JTAG是直接燒寫到FPGA里面的，由于是燒寫到SRAM中，因此斷電后需要重新燒寫，AS是燒寫到FPGA的配置芯片中（比如可以 bit先文件燒寫到FPGA板上的Flash上進行保存，每次上電后FPGA將自動去讀寫Flash對FPGA進行燒寫）。