HLS系列 – High Level Synthesis(HLS) 的端口綜合7

在前幾章里，已經(jīng)分別介紹了BlockLevel Interface，Port Level Interface中的NoI/O Protocol和AXI4。本章里著重介紹下Port Level Interface的另一個子類別：MemoryInterface：

Memory Interface中分為3個子類別，分別是：ap_memroy，bram和ap_fifo。

ap_memory和bram：
數(shù)組通常都被綜合成ap_memory端口，它用來同外部的RAM或者ROM進(jìn)行數(shù)據(jù)交互，并且?guī)в械刂沸盘?，意味著對?shù)據(jù)的存取順序可以隨機/任意。如果對外部存儲資源的訪問是順序的，那么可以考慮ap_fifo端口，它用來同F(xiàn)IFO進(jìn)行通信，不帶有地址信號，并且綜合后所用的資源開銷會減小。

ap_memory和bram約束的含義是完全一樣的。使用時唯一的區(qū)別是，當(dāng)把HLS綜合后的IP用VivadoIP Integrator互聯(lián)時：
1. ap_memory呈現(xiàn)的是離散的端口。
2. bram呈現(xiàn)的是一組總線。

Note：使用ap_memory時，最好同時使用set_directive_resource命令，明確指定array使用什么類型的RAM資源去實現(xiàn)。如果沒有指定，那么HLS會自己決定在single/dual-port RAM中二選一。

下面是一個名字為'd'的array，被綜合成single port block ram時的端口時序圖：

ap_fifo：
假如對memory的訪問時順序的，那么可以考慮把端口綜合成ap_fifo型，它沒有地址端口，資源上會更節(jié)約。被ap_fifo約束的端口，其訪問順序必須得是順序的，如果HLS工具檢查出違例，那么就會提示錯誤；如果HLS工具不確定是否一定是順序訪問的，那么會提示警告！
下面是一個違例的例子，對指針in的訪問并沒有按照順序進(jìn)行：

假如上述函數(shù)的in1被約束為用ap_fifo實現(xiàn)，那么HLS工具就會報錯！

Note：ap_fifo不能約束inout型端口。如果一個變量即被read，又被write，那用ap_fifo實現(xiàn)就會報錯！

下面是ap_fifo端口讀寫的時序圖：
1. 讀操作是FIFT模式，當(dāng)fifo不空時，才能發(fā)起讀操作。
2. 寫操作要觀察In_full信號，當(dāng)fifo滿時，不能寫入。