MicroZed開發(fā)板筆記，第70部分：約束

By Adam Taylor

在之前的博客中介紹了Vivado的基本時序約束，時序約束定義了系統(tǒng)頻率或自己所定義的時鐘頻率。為建立良好的時序約束，下一步是需要建立時鐘路徑之間關(guān)系的定義。這樣，Vivado 就可以通過分析各個時鐘路徑之間的關(guān)系，來確定是否需要對這些路徑進(jìn)行優(yōu)化。默認(rèn)情況下，Vivado 分析所有內(nèi)部信號的時序關(guān)系。然而，Vivado并不能夠準(zhǔn)確的分析出一個設(shè)計中所有路徑的時序關(guān)系。比如說，異步時鐘之間的相位關(guān)系，不能準(zhǔn)確地確定。因為根據(jù)定義，他們是異步的。

在Vivado中，我們可以通過約束文件來定義時鐘路徑的關(guān)系和聲明時鐘組。在以聲明的時鐘組中，Vivado不執(zhí)行時序分析。

Vivado定義了以下三種時鐘：

同步時鐘——同步時鐘有一個可預(yù)測的時序/相位關(guān)系。他通常來自系統(tǒng)主時鐘或主時鐘產(chǎn)生的時鐘，它們共享同一個的根時鐘，因此有一個共同的周期。

異步時鐘——異步時鐘沒有可預(yù)見的時序/相位關(guān)系，這主要是因為有不同的主時鐘（和這些主時鐘生成的子時鐘）。異步時鐘具有不同的根時鐘。

不可擴(kuò)展的時鐘——兩個時鐘的公共周期超過1000個時鐘周期還沒被確定，那么這兩個時鐘是不可擴(kuò)展的。如果不能建立一個共同的時鐘周期，那么Vivade就會通過用1000個時鐘周期這種最糟糕的情況來建立關(guān)系。然而，不能保證這種關(guān)系能真實地代表事實上最糟糕的情況。通過已提供的情況這只是Vivade所能做的最好的估計了。

我們可以使用Vivado的時序報告，來幫助我們確定異步和不可擴(kuò)展的時鐘

一旦我們確定了異步時鐘，我們就使用set_clock_groups約束去禁用它們之間的時序分析。Vivado采用SDC為基礎(chǔ)的約束，我們使用下面的命令來定義時鐘組。

-name是時鐘組的名稱。-group選項允許你定義時鐘組的成員（沒有時序關(guān)系的時鐘）。當(dāng)選擇多個時鐘源之一去驅(qū)動一個時鐘樹（例如BUFGMUX或BUFGCTL）時，你可以使用-logically_exclusive和-physically_exclusive選項。這樣的時鐘是相互排斥的，并且不可以同時存在于時鐘樹中，因此我們不希望Vivado來分析這些時鐘之間的關(guān)系。-asynchronousoption定義了異步時鐘路徑。

最后，你需要考慮時鐘的不理想關(guān)系，特別是，這意味著抖動。你將需要解決兩種抖動：輸入抖動和系統(tǒng)抖動。輸入抖動存在于當(dāng)他們進(jìn)入你的系統(tǒng)時的主時鐘輸入。當(dāng)過渡時期實際發(fā)生時與當(dāng)它在理想條件下應(yīng)該發(fā)生時，他們之間的抖動是不同的。系統(tǒng)抖動來自于設(shè)計內(nèi)的噪聲。我們可以使用Vivado的set_input_jitter約束來定義每個主輸入時鐘的抖動。系統(tǒng)的抖動被設(shè)置用于使用set_system_jitter約束時的整個設(shè)計中。

在這一點上，我們的約束項包含：
●對于輸入時鐘的主時鐘約束。
●相對于該主時鐘產(chǎn)生的子時鐘的關(guān)系。
●我們不想分析的異步時鐘間的時鐘組。
●任何專屬時鐘的時鐘組。
●對于每個主時鐘的輸入抖動的定義。
●對整體設(shè)計的系統(tǒng)的抖動定義。

在完整的設(shè)計中已經(jīng)定義了每個時鐘樹的約束后，我們?nèi)缓罂梢蚤_始觀察時鐘樹內(nèi)的時序異常。比如，下一篇博客將會著眼于多周期路徑。關(guān)于時鐘組的最后一點：時鐘組之間數(shù)據(jù)傳遞需要正確的分析，以確保時鐘域之間的重新同步和正確的數(shù)據(jù)傳輸。這里的目標(biāo)是避免亞穩(wěn)態(tài)問題。

原文鏈接：

? Copyright 2014 Xilinx Inc
如需轉(zhuǎn)載，請注明出處