7軟件無線電系統(tǒng)，想入手嗎？

軟件無線電技術(shù)，顧名思義是用現(xiàn)代化軟件來操縱、控制傳統(tǒng)的“純硬件電路”的無線通信。軟件無線電技術(shù)的重要價(jià)值在于：傳統(tǒng)的硬件無線電通信設(shè)備只是作為無線通信的基本平臺(tái)，而許多的通信功能則是由軟件來實(shí)現(xiàn)，打破了有史以來設(shè)備的通信功能的實(shí)現(xiàn)僅僅依賴于硬件發(fā)展的格局。軟件無線電技術(shù)的出現(xiàn)是通信領(lǐng)域繼固定通信到移動(dòng)通信，摸擬通信到數(shù)字通信之后第三次革命。目前軟件無線電技術(shù)在無人機(jī)、特種通信領(lǐng)域獲得廣泛應(yīng)用。近日，Kickstarter眾籌基于Xilinx Artix-7軟件無線電系統(tǒng)，你想入手嗎？

Kickstarter即將推出一款配套開源硬件BeagleBone SBC使用的名為“KiwiSDR”的基于Xilinx Artix-7 A35T FPGA的可插拔軟件無線電板卡。Kickstarter承諾KiwiSDR單板售價(jià)$195，包含一塊KiwiSDR單板、一個(gè)BeagleBone Green SBC、一個(gè)附件、一個(gè)GPS天線和預(yù)裝軟件的套件售價(jià)$299。KiwiSDR單板預(yù)計(jì)2016年10月份上市，一個(gè)月之后套件上市。

這款SDR有點(diǎn)不一樣，只需要配上并不昂貴的BeagleBone Black或Green計(jì)算機(jī)，一根天線，供上電，連好網(wǎng)，裝上軟件就可以在世界上的任意一個(gè)有互聯(lián)網(wǎng)的角落收聽到KiwiSDR提供的節(jié)目。KiwiSDR的Web接口最多可支持四個(gè)聽眾同時(shí)收聽10kHz~30MHz頻率范圍內(nèi)四個(gè)頻率完全不同的電臺(tái)（如圖1）?，F(xiàn)在，讓我們一起來走近這個(gè)KiwiSDR！

圖1 早期的SK3W版本SDR效果圖

KiwiSDR實(shí)現(xiàn)Browser-based的多用戶獨(dú)立訪問接口，ADPCM音頻和waterfall壓縮實(shí)現(xiàn)網(wǎng)絡(luò)帶寬占用最小化；集成了12通道軟件定義的GPS接收機(jī)，創(chuàng)新的利用接收到的GPS時(shí)間進(jìn)行自動(dòng)頻率補(bǔ)償；接口完全兼容BeagleBone Black/Green開源硬件，100%開源，可在Git上獲取所有的設(shè)計(jì)資源（包括原理圖、PCB、Verilog源代碼和Web源碼等）。

為什么要研制KiwiSDR？
高性價(jià)比是KiwiSDR考慮的一個(gè)重要問題。在這一點(diǎn)上，KiwiSDR滿足在RTL-SDR USB dongle-style（或固定DDC的單片設(shè)備）（$20~$400,8-12bit ADC，有限帶寬）和全16bit SDR($700~$3500)區(qū)間之間的合理價(jià)位，但是可以提供比其他昂貴的SDR更好的帶寬和Web性能。

另外，還有學(xué)習(xí)研究的作用，通過KiwiSDR可以學(xué)到非常實(shí)用的SDR和GPS設(shè)計(jì)的細(xì)節(jié)。Kickstarter鼓勵(lì)用戶通過研究代碼和固件來弄清楚KiwiSDR如何工作，鼓勵(lì)大家發(fā)現(xiàn)Bug或提出更好的實(shí)現(xiàn)方法。

發(fā)起者的初衷是大力推廣這種利用可編程技術(shù)、通過Web接口全球訪問的SDR新應(yīng)用。同時(shí)，“Direction finding”一直是短波節(jié)目收聽，特別是公共臺(tái)的一個(gè)重大的未解決問題之一。Kickstarter已經(jīng)找到利用GPS授時(shí)的“time-of-arrival”技術(shù)協(xié)助SDR解決上述問題。

同時(shí)，發(fā)起者希望數(shù)據(jù)解碼器能夠直接集成到KiwiSDR Web接口里面去。如果使用基于計(jì)算機(jī)和OS的方法，SDR產(chǎn)生的許多檢波和解碼數(shù)據(jù)信號(hào)必然需要復(fù)雜的數(shù)據(jù)流接口。為了避免這種復(fù)雜的數(shù)據(jù)接口，KiwiSDR已經(jīng)開發(fā)出了集成到Web接口的WSPR解碼器原型。

圖2 KiwiSDR PCB正面圖

為什么選擇Artix-7 FPGA？
早期版本的硬件平臺(tái)采用Xilinx Spartan-6 LX25 FPGA實(shí)現(xiàn)，在得知Artix-7 A35器件和LX25價(jià)格相同但要多出40%的邏輯資源，100%的Block RAM和40%的DSP Slice之后，毅然決然的將LX25更換為A35。這主要是基于性價(jià)比來考慮的，因?yàn)镵iwiSDR需要同時(shí)提供更多的Radio接收通道和更低項(xiàng)目成本。

圖3 Artix-7 A35邏輯資源使用情況

設(shè)計(jì)資源Git地址： （可能會(huì)遭遇Error404哦）。