Xilinx System Generator大幅簡化無線系統(tǒng)設(shè)計

最新版System Generator支持快速開發(fā)和實現(xiàn)基于All Programmable FPGA、SoC和MPSoC的無線電設(shè)計

賽靈思日前宣布推出高級設(shè)計工具System Generator for DSP2015.3版，該工具可讓系統(tǒng)工程師運用賽靈思All Programmable器件設(shè)計高性能的DSP系統(tǒng)。借助新的System Generator，算法開發(fā)人員可在其熟悉的MATLAB?和Simulink?模型化設(shè)計環(huán)境中創(chuàng)建生產(chǎn)質(zhì)量級的DSP實現(xiàn)方案，而且相校傳統(tǒng) RTL 可大幅縮短設(shè)計時間。最新版提供了更高級的設(shè)計抽象，并可通過新型的模塊集中、更快的仿真和編譯運行時間，將無線電算法的設(shè)計生產(chǎn)力提高7倍。

更高級的設(shè)計抽象

新版System Generator 配合Vivado? Design Suite，可讓系統(tǒng)設(shè)計人員不通過HDL Coder與System Generator模塊層級之間的互操作性實現(xiàn)更高級的設(shè)計抽象，這種方法能提供高級目標(biāo)優(yōu)化代碼的靈活組合，從而達(dá)到最佳實現(xiàn)結(jié)果。全新流程能在System Generator中提供可復(fù)用的數(shù)據(jù)路徑實現(xiàn)方案，能方便地連接到包含JESD204和CPRI接口以及無線電IP（如峰值因數(shù)抑制）的SoC平臺。

MathWorks公司研究員Jim Tung指出：“MathWorks將繼續(xù)擴展代碼生成、驗證和平臺支持功能，充分滿足賽靈思FPGA和All Programmable SoC的無線電算法需求。增強型System Generator能配合HDL Coder使用，實現(xiàn)快速原型設(shè)計，其生成的量產(chǎn)級IP能用于Vivado IP Integrator，并用Simulink仿真高級行為算法和優(yōu)化的IP，從而大幅縮短我們共同客戶的產(chǎn)品上市時間。”

增強型模塊集將驗證編譯速度提升7倍

System Generator數(shù)字上下變頻 (DUC/DDC)模塊集的易用性大幅提升，使得更加便于無線算法開發(fā)。這些新型模塊還添加了有助于加速驗證和編譯運行時間的增強功能，所有這些模塊提供了七八種參數(shù)設(shè)置。FIR數(shù)字濾波器模塊與MathWorks的濾波器設(shè)計分析工具緊密集成在一起，可打造出面積優(yōu)化的濾波器，包括定點分?jǐn)?shù)插值濾波器或抽取濾波器。正弦波和復(fù)數(shù)乘積模塊能大幅簡化用于高采樣頻率下頻率轉(zhuǎn)換的調(diào)制解調(diào)器的設(shè)計。再量化模塊支持?jǐn)?shù)據(jù)類型的快速操作，能在數(shù)據(jù)路徑任何節(jié)點上實現(xiàn)動態(tài)范圍的最大化。

加速設(shè)計探索和迭代設(shè)計收斂

開發(fā)人員能用System Generator波形觀測儀方便地交叉探測多個時鐘域上的模塊。最新交互式交叉探測技術(shù)不僅能加速設(shè)計探索，而且還可支持迭代設(shè)計收斂。利用時序分析交叉探測技術(shù)，算法開發(fā)人員能快速識別關(guān)鍵路徑并找出影響算法吞吐量和時延的瓶頸問題，從而快速做出調(diào)整。該新版本還有一個新的提升之處，那就是System Generator基于硬件的協(xié)同仿真功能，可將驗證和運行時間縮短45倍。

供貨情況

System Generator for DSP2015.3版本現(xiàn)已開始供貨，其不僅支持賽靈思7系列和UltraScale?器件，而且還可提供對UltraScale+? FPGA和MPSoC的早期試用支持。歡迎登錄： china.xilinx.com/download ，下載System Generator和Vivado Design Suite 2015.3。歡迎觀看System Generator快速入門視頻，您也可報名參加培訓(xùn)，充分利用UltraFast設(shè)計方法來立即提升您的生產(chǎn)力。