我與賽靈思FPGA的故事”：本科生的FPGA之路

之前已經(jīng)寫了一份博文，不過提交出了問題，就沒有后續(xù)了，然后突然想到之前有答應分享自己的FPGA經(jīng)歷，所以，還是決定抽時間再寫一下，把這份分享補上。

FPGA全名現(xiàn)場可編輯門陣列，現(xiàn)在有點成為高端的代名詞了。想想當時有心學FPGA還是因為學長對FPGA神乎其神的夸贊，當然現(xiàn)實也是這樣，F(xiàn)PGA確實非常強大，他說“FPGA就是堆積木，你可以建造你想要建造的任何房子”，當時覺得這樣的描述表明FPGA肯定相當?shù)母叨?，而且FPGA還沒有一個比較朗朗上口的名字，比如ARM叫嵌入式，DSP叫數(shù)字信號處理，它這個現(xiàn)場可編輯門陣列還真難記，對了，它還有個親戚叫做CPLD，由于它的神秘感，我有了相當?shù)呐d趣，這為后面的學習打下了鋪墊。后面學長畢業(yè)了，我晉升大4，他在走之前給了我他的畢設——基于FPGA的HDB3碼設計，當時很高興，有了一個畢設級別的FPGA作品作為學習對象，從那開始我就慢慢開始了FPGA的關注。當然因為FPGA的神秘性和高大上性，本科生里面學習它的人很少，基本找不到什么人來指導，更不懂如何入門學習，一下子處于了迷茫期，10月份的時候，可以開始聯(lián)系導師跟做畢設了，因為一個偶然的機會，接手了一個FPGA的畢設，當時朋友們都勸我放棄它，因為它太陌生了，太高端了，太難了。。。都是來自同學朋友們的好心告誡，可我沖著對FPGA的好奇心，我還是接手了它，從這以后，我的FPGA之路就開始了，因為對它的好奇，我的探究欲望還是把我推向了FPGA陣營，我很高興，帶我的老師對我進行了入門指點，比如首先看夏宇聞老師的那本語法書，對Verilog語法進行學習，然后在有了相關基礎以后開始看其他書籍，想想當時做畢設還真心累，每天都熬到晚上12點以后，特別為了攻克一個難點有時候加班到2-3點，幾度想放棄幾度想找槍手解決，無奈槍手也乏力，沒辦法，在沒人幫的時候，你只能變得更堅強和強大，當然，最終在老師的指點之下，我終于完成了畢設，還拿到了很不錯的成績，我很感激老師，我也因為我的興趣和我的堅強在一定程度一定領域內(nèi)駕馭了FPGA，當和其他人聊起來的時候，身上的FPGA知識真心是個別人不能忽視的威懾力，因為你有個他想都不敢想的能力。
因為四級沒有過，找工作四處碰壁，一度絕望找不到工作的時候，因為我的畢設是FPGA，再加上我平日里的努力學習，我獲得了一份硬件工程師的職務，所以，很感謝當初指引我的人們，同時也對自己當初的決定得到了匯報，有心人天不負，從學渣到一個普通學生的跳躍。
好啦，先說這么多吧，語文不是很好，文采差了，有機會下次寫吧。