，2GB的DDR3。 6、標(biāo)準(zhǔn)JTAG接口。 7、支持BPI模式快速加載。 基于賽靈思的V7 的FPGA開發(fā)的PCIe DMA IP支持8.0Gbps（Gen3）at x8,x4,x2和x1的硬核，包括
2016-03-11 10:57:58
目 錄OVF402，OVF404，OVF406驅(qū)動器故障代碼2OTIS電梯GECB板故障代碼7奧的斯GEN2電梯故障代碼說明10奧的斯TOEC-2000.300VF.3200 清除故障方法
2021-09-06 08:45:31
此參考系統(tǒng)在PCIe Gen2 x4 下實(shí)測雙向收發(fā)速率 >1600MByte/s。 包含所有FPGA端源文件， PC端驅(qū)動和 C++/matlab/python 等參考代碼。 歡迎
2015-12-21 23:50:35
PCIe Gen3 插槽中。此參考設(shè)計(jì)為用戶提供了有用的指導(dǎo)準(zhǔn)則，方便他們將 DS80PCI810 中繼器整合到 PCIe Root Complex ASIC 和他們自己的插卡設(shè)計(jì)中。特性提供與主板
2022-09-21 07:43:27
你好！我在ZYNQ 7015里（或者7035）調(diào)用XDMA PCIE IP 從上位機(jī)HOST PC通過PCIE接口給ZYNQ的PS DDR發(fā)送數(shù)據(jù)（XDMA PCIE IP接到了PS的AXI HP
2019-11-21 10:35:01
嗨，我試圖在Zynq 7015中使用GTX來制作一個簡單的傳輸僅使用8B10B編碼的serdes。我有Vivado 2014.4，我在PicoZed SOM上測試。我有一個200Mhz LVDS信號
2020-07-31 09:10:30
ZYNQ7045的PCIE電路設(shè)計(jì)，板卡使用插針式連接器，引出了PCIE信號，未使用金手指。為了插入機(jī)箱設(shè)計(jì)了擴(kuò)展版，插座與插針對應(yīng)，帶有PCIE金手指。目前遇到的問題是，當(dāng)板卡連接擴(kuò)展板使用金手指
2023-05-16 11:07:40
目前，我在設(shè)計(jì)中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D轉(zhuǎn)換器AD9683轉(zhuǎn)換完成后的數(shù)據(jù)。但是JESD204 IP核的端口很多，我不知道應(yīng)該如何將AD9683
2023-12-15 07:14:52
Xilinx很多開發(fā)板上的高速收發(fā)器都用到了SEMTEC公司的BullsEye連接器，我想知道這個連接器可以實(shí)現(xiàn)GTY收發(fā)器的25Gbps線速率嗎？另外這個線纜在哪里可以買到？
2020-10-29 12:43:33
最快的收發(fā)器——總共36個收發(fā)器，其中24個工作在11.3 Gbps最低的系統(tǒng)功耗——0.95-V低內(nèi)核電壓同類最佳的信號完整性——具有管芯噪聲濾除以及封裝去耦合功能最快的存儲器接口——1,067
2021-05-19 06:11:28
FMC154-基于FMC 八路SFP+萬兆光纖子卡 一、板卡概述 本卡是一個FPGA夾層卡（FMC）模塊，可提供高達(dá)8個SFP / SFP +模塊接口，直接插入千兆位級收發(fā)器（MGT）的賽靈思
2021-12-29 17:29:51
高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛，包括通訊、計(jì)算機(jī)、工業(yè)和儲存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計(jì)已無法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中，成為解決這一問題的選擇辦法。FPGA高速收發(fā)器設(shè)計(jì)時，我們需要注意哪些事項(xiàng)呢？
2019-08-07 06:26:42
本帖最后由 qq2355239039 于 2020-6-6 15:11 編輯
PAN1020是一款集成了射頻收發(fā)器和藍(lán)牙低功耗基帶處理器的BLE SoC收發(fā)器，可以用作應(yīng)用程序處理器以及完全
2020-06-06 15:08:58
HI，我想知道PHY（Tx和Rx）和Gen2 2通道延遲的延遲。我在哪里可以找到它？謝謝，巧兒
2020-07-21 08:06:11
生態(tài)系統(tǒng)中的第一款寬帶收發(fā)器，結(jié)合了射頻前端和混合信號基帶部分，還集成了頻率合成器，并給處理器提供可配置的數(shù)字接口。通過數(shù)字接口可以靈活配置各通道的參數(shù)，包括頻點(diǎn)、帶寬、增益等參數(shù)，基于這些特性
2018-08-16 00:37:12
×2捷變收發(fā)器AD9363AD9363 RF收發(fā)器是針對各種低功耗無線應(yīng)用而設(shè)計(jì)，比如毫微微蜂窩、DAS、無線視頻傳輸。該無線電SoC覆蓋325 MHz至3.8 GHz頻率范圍，具有200 kHz以下
2019-09-17 01:18:57
基礎(chǔ)上對USB 3.1進(jìn)行補(bǔ)充，保留USB 3.1（Gen2）物理層和編碼技術(shù)，利用雙通道技術(shù)，在使用經(jīng)過SuperSpeed+認(rèn)證的USB type-c數(shù)據(jù)線后可實(shí)現(xiàn)最高20Gbps的傳輸速率，而且
2019-06-24 05:00:54
USB3.1 Gen2的Tx測試相比于Gen1，測試內(nèi)容和項(xiàng)目有哪些變化？
2015-06-03 15:00:10
USB3.1 Gen2相比于Gen1，Tx測試碼型有什么變化？
2015-06-03 09:03:35
清楚?！ SB 3.1（10Gbps）誕生之后，取了個新名字叫USB 3.1 Gen2，而原來的USB 3.0（Gbps）被改名為USB 3.1 Gen1?！ SB 3.2（20Gbps）發(fā)布之后就徹底亂套
2020-09-03 17:24:39
BC1.2的話，可以通過Flash固件升級完成。Flash固件分為，高功耗固件與低功耗固件兩種。VL822-QFN76：性能上和VL817-QFN76一樣，但傳輸數(shù)據(jù)是(10Gbps)GEN2速率的一分四
2022-09-13 14:17:05
激活64位系統(tǒng)下vivado2015.4 srio gen2 v4.0，穩(wěn)定可靠，不開放給學(xué)生及個人做學(xué)習(xí)研究，有意向獲取的單位、公司或者項(xiàng)目產(chǎn)品人員，聯(lián)系sell_ip@163.com
2017-09-16 20:52:02
SI53159-EVB，用于PoE無線接入點(diǎn)的100至210MHz時鐘發(fā)生器評估板。 Si53159是一款九端口PCIe時鐘緩沖器，符合PCIe Gen1，Gen2和Gen3標(biāo)準(zhǔn)
2020-08-27 12:20:38
管理系統(tǒng)；高密度片上UltraRAM靜態(tài)存儲器；單通道速率高達(dá)32Gbps的高速收發(fā)器；集成100GbE、PCIe Gen4、150Gbps Interlaken等I/O控制器；高性能UltraScale可編程邏輯。和Zynq-7000系列器件相比，加密、安全和電源管理都得到了顯著增強(qiáng)。
2019-10-09 06:07:09
親愛的社區(qū)，我開始設(shè)計(jì)和使用在使用ISE 14.5實(shí)現(xiàn)ip-core時提供的GTX收發(fā)器示例。我使用帶有FM-S14適配器的Kintex Evalboard KC705（為我提供了4個額外的SFP
2020-07-15 09:10:15
嗨，我正在使用ISE。我想通過連接到IpSRIO gen2 v1.6的微型發(fā)送器來發(fā)送和接收數(shù)據(jù)包。我有一個AXI流接口（AXIS_M0＆amp; AXIS_S0）我的ublaze和壓縮I / O在
2020-07-13 15:52:29
嘗試使用 ST25RU3993 閱讀器讀取 gen2 標(biāo)簽時。讀取 EPC 存儲區(qū)中的地址 0x02 似乎有效，但用戶區(qū)中超過 0x7F 的字地址給我一個錯誤（ERR_RXCOUNT）。我知道我
2022-12-06 06:35:51
我正在嘗試使用Xaui協(xié)議的4.25Gbps和使用Zynq zc706板的PCIE。我遵循以下步驟1）生成7系列收發(fā)器向?qū)В?.25Gbps，XAUI協(xié)議，8b / 10b編碼器和解碼器以及PCIe
2020-05-22 15:27:40
功能豐富的（PL）UltraScale架構(gòu)在單個設(shè)備中。還包括片上存儲器，多端口外部存儲器接口和豐富的外圍連接接口集，尤其是GTH 16.3 Gbps收發(fā)器，它具有支持PCIExpress?Gen
2020-09-03 16:07:35
1和gen2，因此它可以在gen1和gen2之間切換。要在gen1和gen2之間切換，我通過TXRATE和RXRATE端口配置了時鐘分頻器值。并通過DRP端口對TDCC值進(jìn)行編程。切換完成后，我發(fā)出
2020-06-19 13:34:36
器件，已經(jīng)被列在PCI-SIG集成商列表中。UltraScale系列器件通過16Gbps GTH SerDes收發(fā)器來支持PCIe Gen3，每個器件中集成了2到6個PCIe模塊）`
2017-02-10 17:19:24
求助！各位大神，我想比較清楚的了解一下基于Type C
接口的USB3.1
Gen2 U盤設(shè)計(jì)原理，如比較清晰的Block Diagram。求大神們支持 ?。?/div>
2017-08-27 09:43:37
，支持PCI Express Gen2（5Gbps/lane）； ?支持64bit DDR3-1600，容量1GByte； ?該FPGA內(nèi)嵌16個高速串行收發(fā)器RocketIO GTX； ?4個
2014-11-24 15:31:02
如何去設(shè)計(jì)SoC中的低功耗RF收發(fā)器？
2021-05-25 07:04:51
協(xié)商的速度重置事物。例如，如果設(shè)備支持GEN2，如果設(shè)備支持GEN2，則在GEN1完成的GEN2 phyob將在GEN 2成功進(jìn)行協(xié)商，如果設(shè)備僅支持GEN1，則應(yīng)在GEN1成功進(jìn)行速度協(xié)商。在
2019-07-24 09:31:51
驗(yàn)證以下時鐘策略的人是否可以對XC7A15T-2CPG236C有效？我是一名PCB設(shè)計(jì)師，尚未完全熟悉Xilinx工具套件。我正在提供一個帶有相應(yīng)ref時鐘輸入的5GHz收發(fā)器。在收發(fā)器模塊之外
2020-05-11 09:06:46
我的設(shè)計(jì)需要一個帶有 2 個 CAN 收發(fā)器和 2 個 EMAC 接口的 MCU。我發(fā)現(xiàn)SPC58系列也一樣。但是網(wǎng)站上沒有完整的零件號。請幫我找出正確的部件號，用于使用 2 個 CAN 收發(fā)器和 2 個 EMAC 進(jìn)行設(shè)計(jì)。
2023-01-05 08:25:24
B連接器引出千兆網(wǎng)口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。??本文主要介紹DSP + ZYNQ基于SRIO的通信案例。案例源碼、產(chǎn)品資料（用戶手冊
2021-03-16 17:53:53
求助FPGA高速串行收發(fā)器，輸出12.5Gbps的信號要用什么電平輸出28.5Gbps的信號要用什么電平？
2014-11-10 09:12:51
PCIE x4 Gen2 高速數(shù)據(jù)傳輸， 包括所有源代碼，驅(qū)動和PC端程序
2021-06-23 09:38:33
PCIe Gen3 插槽中。此參考設(shè)計(jì)為用戶提供了有用的指導(dǎo)準(zhǔn)則，方便他們將 DS80PCI810 中繼器整合到 PCIe Root Complex ASIC 和他們自己的插卡設(shè)計(jì)中。特性提供與主板
SI52147-EVB，用于PoE無線接入點(diǎn)的時鐘發(fā)生器評估板。 Si52147是一款符合PCIe Gen1，Gen2和Gen3標(biāo)準(zhǔn)的9端口PCIe時鐘發(fā)生器
2020-08-27 14:27:11
賽靈思 Artix-7 FPGA 是業(yè)界唯一的在低端器件上整合了高速收發(fā)器的方案，該方案提供了自適應(yīng)均衡、2D 眼圖以及IBIS-AMI仿真模型來簡化針對成本敏感型應(yīng)用的高速串行設(shè)計(jì)，觀看視頻，4分鐘教您搞定高速SerDes端口設(shè)計(jì)。
2016-07-27 17:29:59
本帖最后由 一只耳朵怪 于 2018-6-19 15:19 編輯
1.我在文檔里看到GEN1 PCIE最高可配置2.5Gbps，GEN2 PCIE最高可配置為5.0Gbps，請問這里說的最高
2018-06-19 04:36:26
嗨，我已經(jīng)實(shí)現(xiàn)了K7-410T的所有16個GTX收發(fā)器，實(shí)現(xiàn)了一組線速率為2.97Gbps的SMPTE SDI接口。在調(diào)試時，我發(fā)現(xiàn)RX15的接收質(zhì)量很差。其BER太高，無法完成下游處理。有人可以給我一些指導(dǎo)來改善GTX收發(fā)器的RX功能嗎？我應(yīng)該調(diào)整一些關(guān)鍵參數(shù)嗎？謝謝。
2020-08-12 06:01:35
HI，我的名字是Dasarath。我使用Spartan 6收發(fā)器作為我的SATA主機(jī)。該系列為XC6SLX75T FGG484，速度等級為-3。我使用coregen工具生成了Gen1和Gen2
2019-07-18 07:42:19
你好，這是背景。我使用的是Spartan 6，第一個主GTP收發(fā)器配置為PCIe端口。我想將另一半的磁貼用于完全獨(dú)立的自定義SERDES（盡可能簡單）到另一個Spartan 6.我有一個從GTP設(shè)置
2019-08-02 06:59:30
為6.25Gbps，MGTREFCLK1上的125MHz時鐘，我正在查看近端環(huán)回結(jié)果：請注意，在這兩個測試之間唯一的選項(xiàng)是環(huán)回模式，我在兩種情況下都重置了發(fā)送器和接收器。從UG482第2章環(huán)回部
2019-05-05 14:30:48
內(nèi)存終端和適用于 CAN 收發(fā)器的 5V 電源。LM3880 實(shí)現(xiàn)加電和斷電排序。此設(shè)計(jì)經(jīng)過針對汽車應(yīng)用的測試和優(yōu)化。主要特色為基于 Xilinx? Zynq? 7010 的 ADAS 系統(tǒng)提供所有電源
2018-11-19 15:00:01
：156MHzQSGMII參考serdes1的PLL1，將S1的PLL1寫為0：100MHz SerDes2模塊選擇RCW為5559：（PCIEGen3不可用，Gen2速度為5Gbps）。PCIe.1，PCIe.2
2020-10-28 17:15:14
：156MHzQSGMII參考serdes1的PLL1，將S1的PLL1寫為0：100MHz?SerDes2模塊選擇RCW為5559：（PCIEGen3不可用，Gen2速度為5Gbps）。?PCIe
2020-11-01 20:21:02
；支持PIO和DMA方式；? 多媒體接口：支持1個HDMI顯示輸出接口；最高支持1920x1080分辨率；支持熱插拔；? PCIe主機(jī)接口：支持x8 PCIe gen2，線速率達(dá)到5Gbps；? SMA
2016-04-18 14:12:57
MAX3785 6.25Gbps, 1.8V PC Board Equalizer
MAX3785 Description
The MAX3785 6.25Gbps equalizer
2008-10-24 09:37:38
766 
IDT宣布推出PCI Express Gen2 系統(tǒng)互連交換解決方案
IDT® 公司宣布推出PCI Express® (PCIe®)Gen2 系統(tǒng)互連交換解決方案系列。該系列具有業(yè)界最先進(jìn)的交換架構(gòu)，支持
2010-02-11 09:44:27750 IDT推出Serial RapidIO Gen2系統(tǒng)建模工具
IDT公司(Integrated Device Technology, Inc.)宣布推出新的 Serial RapidIO® Gen2 系統(tǒng)建模工具?，F(xiàn)在，無線基礎(chǔ)設(shè)施、軍
2010-03-23 12:05:231069 收發(fā)器的接口類型
收發(fā)器典型的接口類型有以太網(wǎng)接口，E1接口、串行接口（RS232）、SC/ST接
2010-01-08 14:15:111498 本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內(nèi)核的低成本FPGA，來實(shí)現(xiàn)電信
2010-10-09 16:48:051166 
28nm FPGA實(shí)現(xiàn)的28Gbps串行收發(fā)器(Serdes)競爭格局今天出現(xiàn)了戲劇性的變化，一直落在后頭的賽靈思公司(Xilinx)突然高調(diào)宣布推出具有16個28G
2010-11-19 09:08:111035 易飛揚(yáng)即日宣布40G QSFP GEN2光模塊導(dǎo)入批量生產(chǎn)。與市場流行的40G QSFP通用光模塊的主要差異是：GEN2光模塊帶有多通道光功率的DDM 實(shí)時監(jiān)測功能。
2016-03-11 15:48:061343 端口，能夠?qū)?Zynq SoC 的很多可編程 I/O 引腳（包括所有 8 個 12.5 Gbps GTX 收發(fā)器端口）連接到 HPC FMC I/O 站點(diǎn)，以實(shí)現(xiàn)最大的接口靈活性。
2017-02-08 12:15:34109 使用這些收發(fā)器的常用的高速串行接口標(biāo)準(zhǔn)： ?PCIe總線，版本1.1/2.0/3.0 ?SFP+ (SFF-8431)電光信號轉(zhuǎn)換接口 ?10GBASE-R/KR接口 ?Interlaken串行接口協(xié)議
2017-02-09 02:15:10296 還集成了 ?ARM? 雙核處理器和兩個獨(dú)立的 ?DDR3L 內(nèi)存（適用于 ?PL? 和 ?PS ）。?具有功能強(qiáng)大的 ?PCIe Gen2 ×8? 接口、千兆位及雙路快速以太網(wǎng) PHY 、實(shí)時時鐘以及大量的 ?I/O ，因此幾乎沒有什么該模塊不能處理的。 了解更多 ??
2017-02-09 08:07:11236 賽靈思Virtex UltraScale架構(gòu)全可編程器件的很多特色中的一個是它具有20到60個可用的并且可配置的32.75Gbps GTY雙向串行收發(fā)器。下面是一些能夠匹配使用這些收發(fā)器的常用的高速串行接口標(biāo)準(zhǔn)：
2017-02-11 10:07:502793 
本文介紹一種使用Zynq SoC和賽靈思IP 核簡化高速光學(xué)收發(fā)器模塊熱測試的方法。 隨著數(shù)據(jù)中心內(nèi)部光學(xué)收發(fā)器模塊的傳輸速度提高到前所未有的高度，數(shù)據(jù)中心內(nèi)每個機(jī)架的溫度也在不斷大幅上升。機(jī)架中有
2017-11-17 18:11:011482 Altera現(xiàn)在是Intel公司旗下的可編程解決方案事業(yè)部（PSG），今天發(fā)布能夠讓Stratix 10 FPGA和SoC支持高達(dá)56 Gbps數(shù)據(jù)速率的收發(fā)器技術(shù)。Altera今天演示了FPGA
2018-08-19 09:31:001194 Xilinx推出全球首款28nm FPGA，展示10Gbps SERDES功能
Xilinx在Kintex-7 K325T FPGA上展示了10Gbps收發(fā)器，這是有史以來第一款28nm FPGA。
2018-11-28 06:30:003785 了解設(shè)計(jì)人員在使用Zynq-7000 All Programmable SoC器件時可用的不同I / O，從標(biāo)準(zhǔn)I / O到串行收發(fā)器以及模擬輸入。
2018-11-26 06:36:002547 ，支持 16 Gbps 高帶寬，可用于下一代 Intel 和 AMD 平臺。TE 新型 PCIe Gen 4 卡邊緣連接器采用 1.00mm 間距，兼容各代 PCI Express 信號設(shè)計(jì)，同時支持
2019-11-20 16:12:101584 和AFCT-701SDZ 10 Gbs以太網(wǎng)SFP +收發(fā)器產(chǎn)品與具有自適應(yīng)DFE的XilinxVirtex?-6FPGA 11.18 Gbps收發(fā)器的高速互操作性。 Xilinx產(chǎn)品：Virtex-6 HXT
2021-04-14 11:53:314122 
DRIVE SSD 1TB 內(nèi)置了一個 PCIe Gen3 x4 固態(tài)硬盤，可提供 2000 MB/s 的讀 / 寫速度。這款移動的 SSD 的接口為 USB 3.2 Gen2 x2 ，理論帶寬
2020-12-18 14:09:072953 奧德斯Gen2 Core電梯調(diào)試手冊下載
2021-04-02 09:47:35
0 設(shè)計(jì)的帶嵌入式收發(fā)器的Gen1×1硬核IP的 PCI Express IP編譯器(基于嵌入式開發(fā)游戲項(xiàng)目)-在Cyclone IV GX收發(fā)器入門套件上,設(shè)計(jì)帶嵌入式收發(fā)器的Gen1×1硬核IP的 PCI Express IP編譯器。.rar
2021-07-30 16:48:419 USB-C 3.1 Gen2 10Gbps 速率的HUB芯片，創(chuàng)惟的GL3590可以做到2C2A 1C4A 等等。希望你如果用到這方面的資料，我能提供給你一點(diǎn)幫助。
2022-05-05 14:49:0937 VL822是USB 3.1 Gen2集線器控制器，它具有高度集成的、特定應(yīng)用的設(shè)計(jì)。VL822具有1個上行端口和4個/2個下行端口，所有端口均支持10Gbps USB 3.1 Gen2操作。下行端口
2022-06-23 14:44:502900 
在PCIe模式中，PCLK是FPGA邏輯接口，用來同步并行接口數(shù)據(jù)傳輸。在Gen1應(yīng)用中推薦的PCLK時鐘為125MHz，在Gen2和Gen3中推薦的PCLK為250MHz。通常一個MMCME2_ADV通過參考輸入時鐘產(chǎn)生125MHz和250MHz時鐘。
2022-07-05 10:08:172311 Cortex-A9 + PL端Artix-7架構(gòu)28nm可編程邏輯資源、最大頻率766MHz，支持6.25G的高速SerDes，可支持PCIe、SATA、SFP等。
2022-08-17 15:41:472594 
當(dāng)?shù)貢r間11月15-17日，美國夏威夷，高通將舉辦一年一度的驍龍技術(shù)峰會。按照慣例，驍龍8 Gen2將會正式登場。 這幾年，驍龍旗艦平臺的升級力度有些疲軟，加之功耗發(fā)熱問題，被很多網(wǎng)友斥為“擠牙膏
2022-10-10 18:23:405619 USB接口將統(tǒng)一以傳輸帶寬命名，USB4 v2.0對應(yīng)USB 80Gbps，USB4對應(yīng)USB 40Gbps，USB 3.2 Gen2x2對應(yīng)20Gbps，USB 3.2 Gen2對應(yīng)USB 10Gbps，USB 3.2 Gen1對應(yīng)USB 5Gbps……
2022-10-20 11:54:151172 架構(gòu)28nm可編程邏輯資源，最大頻率866MHz、Logic Cells 74K、DSP Slices 160、PCI Express? Gen2 x4、支持6.25G的高速SerDes。?
2023-01-04 17:40:131 同時介紹一種采用光電集成技術(shù)的，即采用光SerDes而非電SerDes的高速收發(fā)器。
2023-04-01 09:28:581078 89EBP0604SB SATA 6.25Gbps Eval Board 手冊
2023-04-17 19:29:410 89EBP0602Q SATA 6.25Gbps 評估板 手冊
2023-04-17 20:07:250 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論