低功耗USB3.0設(shè)備控制器IP - USB 3.0時(shí)代如何為接口提速?

　　低功耗USB3.0設(shè)備控制器IP

　　USB 3.0控制器硬件電路主要處理USB3.0協(xié)議的數(shù)據(jù)與控制路徑。接口部分包括兩種接口模塊：一種是與USB 3.0物理層進(jìn)行通信的PIPE接口模塊，另一種是與SoC芯片內(nèi)部AHB總線進(jìn)行通信的AHB總線接口模塊，綜合結(jié)果顯示總線速度可以超過(guò)266MHz。USB 3.0設(shè)備控制器結(jié)構(gòu)如圖4所示。USB3.0鏈路層模塊（U3LKL）實(shí)現(xiàn)了USB 3.0規(guī)范第7章 “Link Layer Specification”所要求的指標(biāo)，整個(gè)模塊始終工作在125MHz。

　　圖4：USB 3.0設(shè)備控制器結(jié)構(gòu)框圖。

　　模塊里包含了鏈路封包傳送仲裁器、鏈路封包接收器、鏈路封包提取器、鏈路有序集接收器、鏈路字節(jié)驅(qū)動(dòng)器、鏈路擾頻/解擾器、鏈路層訓(xùn)練及狀態(tài)機(jī)等功能模塊。其中的鏈路封包傳送仲裁器從“協(xié)議層傳送封包接口”、“標(biāo)頭重試緩沖”以及“傳送鏈路命令模塊”等三個(gè)地方選擇數(shù)據(jù)來(lái)源?；凇版溌穼佑?xùn)練及狀態(tài)機(jī)”的狀態(tài)，8b_driver模塊會(huì)傳送諸如TSEQ、TS1、TS2或一般封包等相應(yīng)數(shù)據(jù)。擾頻器模塊將基于從TS2分析而得到的“鏈路配置字段”來(lái)決定是否傳送加擾數(shù)據(jù)到PIPE接口。

　　USB 3.0協(xié)議層模塊（U3PTL）負(fù)責(zé)處理從鏈路層模塊送入的SS 封包，并且決定適當(dāng)?shù)姆磻?yīng)，再將數(shù)據(jù)寫入BFM，更新與封包EP有關(guān)的上下文。協(xié)議層模塊決定響應(yīng)的類型，例如NRDY、ERDY、STALL、ACK以及PING_RESPONSE，該模塊還要從BFM的IN EP請(qǐng)求數(shù)據(jù)傳輸。如果數(shù)據(jù)準(zhǔn)備好了且標(biāo)頭是所期望的，該模塊也會(huì)將DP封包數(shù)據(jù)寫到BFM 的OUT EP，整個(gè)模塊同樣也工作在125MHz。

　　USB 3.0電源管理模塊（U3PWE）負(fù)責(zé)處理PowerDown模式以及發(fā)送和偵測(cè)LFPS信號(hào)的類型。基于LTSSM的狀態(tài)，U3PWE將會(huì)依照PIPE的規(guī)范來(lái)控制PowerDown模式。電源管理模塊工作在aux_clk時(shí)鐘域，該時(shí)鐘域在cclk和low_power_clk等兩個(gè)時(shí)鐘域間切換。在一般模式下，aux_clk就是cclk；在U3/Disabled模式下，aux_clk會(huì)被切換到low_power_clk以達(dá)到節(jié)省功耗的目的。

　　USB3.0產(chǎn)品的PCB布線設(shè)計(jì)

　　為維持USB 3.0 5Gbps超高速信號(hào)傳輸?shù)男盘?hào)完整性，在PCB設(shè)計(jì)考慮時(shí)，需要確保特性阻抗的匹配，并采取抑制信號(hào)衰減的對(duì)策。特性阻抗的整合重點(diǎn)是配線幅度與配線間隔的調(diào)整以及通孔的設(shè)計(jì)；而信號(hào)衰減控制所涉及的領(lǐng)域，除了USB 3.0物理層傳輸電路與接收電路的設(shè)計(jì)之外，還需要注意PCB的設(shè)計(jì)。

　　一般消費(fèi)類產(chǎn)品在進(jìn)行PCB材料的選擇時(shí)，基于成本考慮因素會(huì)選擇普通的FR-4 多層板來(lái)設(shè)計(jì)，PCB 板廠商制造時(shí)會(huì)有±10%的誤差變化。這也是為何需要將差分信號(hào)線盡可能靠近的原因。同時(shí)，不同的PCB電路板材質(zhì)會(huì)有不同的介電常數(shù)，建議在預(yù)布線時(shí)與PCB板制造商討論P(yáng)CB Stack-Up堆棧結(jié)構(gòu)的設(shè)計(jì)，以符合高速線路阻抗控制條件。在實(shí)際設(shè)計(jì)時(shí)，建議可以通過(guò)調(diào)整走線寬度（Trace Width）來(lái)改變Z Diff，不建議調(diào)整線距S。通常，PCB線路板供應(yīng)商會(huì)提供線間距（Line-to-Line Spacing）的最小參考。

　　要設(shè)計(jì)一個(gè)具有USB 3.0差分傳輸線（Differential Signal）架構(gòu)的PCB，并符合信號(hào)完整性的測(cè)試要求，兩組差分信號(hào)高速信號(hào)線SSRX+/-及SSTX+/-的走線必須有良好的對(duì)稱性與合適的PCB Stack-Up堆棧結(jié)構(gòu)設(shè)計(jì)。PCB電路板的走線可以采用微帶傳輸線（Microstrip Line）方式來(lái)實(shí)現(xiàn)，一則阻抗較容易控制，二則可以避免穿過(guò)貫孔，造成阻抗不連續(xù)。走線布線（Trace Routing）必須考慮走線寬度與PCB電路板介質(zhì)厚度（H）對(duì)于微帶傳輸線特性阻抗的影響。以6層板PCB布局為例：頂層/上層銅泊的高度（t）等于1.7mils時(shí)，電路板的介電常數(shù)為Er = 4.0，tanδ= 0.023（PCB板FR4材料在高頻應(yīng)用時(shí)的典型數(shù)值），走線線寬為6mils，線間距為6mils，線路板介質(zhì)厚度（h）與傳輸線特性阻抗Z Diff的關(guān)系可以參考圖5。

　　圖5：線路板介質(zhì)厚度與傳輸線特性阻抗的關(guān)系。

　　在差分傳輸線架構(gòu)傳輸下，USB 3.0物理層傳輸電路的收發(fā)器電路的接收端SERDES電路會(huì)存在終端阻抗，而差分傳輸關(guān)注的是SSRX+/-及SSTX+/-兩組差分信號(hào)兩端的差分特性阻抗。差分特性阻抗所需的數(shù)值就是終端阻抗的兩倍。USB 3.0增加了SSRX+/-及SSTX+/-兩組差分信號(hào)，不同于D+/-這組信號(hào)使用帶直流準(zhǔn)位的信號(hào)，SSRX+/-及SSTX+/-都是用電容隔離直流準(zhǔn)位之后的交流差分信號(hào)。SSRX+/-及SSTX+/-兩組差分信號(hào)的方向是固定的，不同于D+/-信號(hào)采用半雙工模式，SSRX+/-及SSTX+/-兩組差分信號(hào)屬于雙單工模式。而差分信號(hào)可以降低電磁干擾，抗擾性能較好。