總線之RS-485的工業(yè)應(yīng)用 - 全文

RS-485是用于許多工業(yè)通訊系統(tǒng)(如PROFIBUS系統(tǒng))，或者用于PLC等連接組件、SCADA系統(tǒng)、RTU或MODBUS系統(tǒng)的物理層(PHY)標(biāo)準(zhǔn)。如圖1所示，高速和超高速RS-485數(shù)據(jù)鏈路通常采用相對簡單的配置，如單個或并行點對點(全雙工或半雙工)、或多點(multi-drop)結(jié)構(gòu)。

圖1 高速RS-485鏈路的典型配置。

這些簡單的圖表隱含了許多設(shè)計考慮事項，如收發(fā)器選擇、每個節(jié)點的電路板布局、纜線選擇和互連幾何形狀(interconnect geometry)等。為滿足最終用戶對更高數(shù)據(jù)速率和更長纜線的要求，并確保將可識別數(shù)據(jù)誤差降到最低，必須對所有這些方面予以考慮和優(yōu)化。本文討論了在高速數(shù)據(jù)傳輸中工程師應(yīng)當(dāng)考慮的關(guān)鍵設(shè)計事項，并透過一個總線節(jié)點設(shè)計示例提供一般設(shè)計指導(dǎo)原則和布線建議。

訊號劣化顯示為訊號抖動(jitter)，是限制實際纜線長度的主要因素。這種訊號抖動是驅(qū)動器和接收器脈沖偏移和模式相關(guān)纜線偏移(pattern-dependent cable skew)的結(jié)果。驅(qū)動器和接收器脈沖偏差是驅(qū)動器和接收器的上升和下降邊緣(edge)的傳播延遲之差。

位模式相關(guān)的纜線偏移是總線訊號上升和下降時間的變量，這是由不同位序列(bit sequence)造成。數(shù)據(jù)脈沖對位模式相關(guān)偏移的反應(yīng)是振幅損失、圓化邊緣、時間位移和在相鄰位間隔產(chǎn)生脈沖「拖尾(smearing)」。

使用數(shù)據(jù)編碼方法(例如Manchester、8b/10b或33hex)有助于減輕抖動。對數(shù)據(jù)流進(jìn)行編碼會在數(shù)據(jù)流中引入轉(zhuǎn)變，從而使纜線電容充電和放電更均衡，并產(chǎn)生更一致的訊號振幅。但是，數(shù)據(jù)編碼可以縮短纜線電容的充電和放電時間，從而縮小總線訊號振幅。

收發(fā)器選擇
為向接收器提供可靠的輸入訊號，建議使用具有較大差分輸出電壓(VOD)和較低偏移的高速收發(fā)器。大VOD可克服纜線衰減、數(shù)據(jù)編碼和共模負(fù)載造成的訊號振幅減小，并確保遠(yuǎn)程接收器輸入端有足夠的噪聲容限。

對于低電壓設(shè)計，應(yīng)當(dāng)注意所謂的「經(jīng)濟實惠型」3V收發(fā)器的輸出等級，只能在電源電壓高于4V時提供符合RS-485標(biāo)準(zhǔn)的輸出電壓。在較低電源軌情況下，晶體管效率會大幅下降，使VOD比RS-485標(biāo)準(zhǔn)要求的1.5V最小值還要低40%，如此低的輸出電壓不能產(chǎn)生足夠的噪聲容限來觸發(fā)遠(yuǎn)程接收器。

具有非常高輸出驅(qū)動能力的Intersil高速收發(fā)器系列的最低VOD范圍為1.5V最小值的160%(4.5V電源電壓)至100%(3.0V電源電壓)，從而提供真正的3V RS-485驅(qū)動能力。在最高工作溫度下測得的典型VOD電壓在3V收發(fā)器情況下超出RS-485標(biāo)準(zhǔn)27%，5V收發(fā)器情況下超出70%~93%。

此外，小脈沖偏移可以將收發(fā)器在數(shù)據(jù)鏈路總抖動預(yù)算中所占的比例降到最低。所有Intersil高速收發(fā)器的最大脈沖偏移均為1.5ns。而且，不同零件的偏移(在同步應(yīng)用中也需要重點考慮)小于4ns。

總線節(jié)點設(shè)計

圖2顯示的總線節(jié)點包含收發(fā)器、基于FPGA的控制器、防浪涌電阻和用于避雷的瞬態(tài)抑制器。收發(fā)器引出線將總線端子(A/Y、B/Z)放在IC的一側(cè)，將單端數(shù)據(jù)線(DI、RO)和控制線(DE、/RE)放在另一側(cè)，從而簡化設(shè)計。

圖2 主要組件和互連。

為了將電磁干擾(EMI)降到最低，必須部署可控阻抗傳輸線。在總線側(cè)，總線跡線(trace)的差分阻抗必須與傳輸媒介的特性阻抗(100Ω或120Ω)匹配。在控制側(cè)，單端跡線的線路阻抗通常設(shè)置為50Ω。

在由收發(fā)器和控制器組成的簡單總線節(jié)點中，通過謹(jǐn)慎選擇跡線長度、寬度、高度和間距，以及透過與低電感參考面(接地層或電源層)的緊密電耦合，可相對容易地實現(xiàn)可控阻抗傳輸線。必須計算控制器和收發(fā)器連接跡線，以及收發(fā)器和電纜連接器間的差分訊號跡線的長度。在每個連接的情況下，電氣(electrical)長度應(yīng)比驅(qū)動器輸出上升時間的1/10要短，該關(guān)系可表示如下：

其中： Ltrace是跡線長度(英尺) tr是驅(qū)動器上升時間(秒) v=訊號速度(光速的百分比) c=光速(9.8×108英尺/秒)

對于接地層上方的緊鄰單端線路，例如推薦用于連接控制器與收發(fā)器的線路，相對訊號速度為56%。使用2ns ISL3159E上升時間可以計算出跡線長度最大為33mm。

收發(fā)器至電纜連接器的跡線長度可按照標(biāo)準(zhǔn)FR4襯底上跡線的相對訊號速度(亦即40%)來計算。在此情況下，計算得出的最大跡線長度為24mm。

圖2所示的避雷組件會使設(shè)計變得復(fù)雜?？梢允褂肍ield Solver軟件工具準(zhǔn)確計算需要的跡線幾何尺寸。該軟件可計算特性阻抗、訊號速度、串?dāng)_和差分阻抗，并允許用戶評估幾乎任意幾何形狀。除了考慮第一級的項目，例如線寬、介電層厚度和介電常數(shù)，還可以考慮第二級的項目，如跡線厚度、阻焊層和跡線回蝕。

在PCB設(shè)計方面，為了將電磁干擾降到最低，至少需要采用四層。這些層應(yīng)以圖3所示順序?qū)拥?，頂層為高速訊號層，然后是接地層和電源層，底層是控制訊號層?/p>

圖3 建議的4層PCB結(jié)構(gòu)。

將高速跡線布置于頂層的方案，有助于避免與添加通孔(vias)有關(guān)的額外復(fù)雜性和電感，同時使得從總線連接器到收發(fā)器總線端子，以及從收發(fā)器的高速單端數(shù)據(jù)線到節(jié)點控制器的互連更加整潔。

將固體(solid)接地層放在高速訊號層下面可建立傳輸線互連所需的可控阻抗，并為返回電流提供低電感路徑。將電源層放在接地層下可產(chǎn)生額外的高頻旁路電容。

將速度較低的控制(啟用)訊號放在底層可提供更大的靈活性。這些訊號鏈路通常具有針對間斷點(如通孔)的容限，而且這種分隔幾乎消除了來自高速數(shù)據(jù)跡線的串?dāng)_。

應(yīng)遵循的六項一般指導(dǎo)原則： ˙使用盡可能小的訊號跡線通孔和連接器焊盤，將其對差分阻抗的影響降到最低； ˙使用固體電源層和接地層，以控制阻抗，并將收發(fā)器電源線路上的噪聲降到最低； ˙使RS-485連接器和收發(fā)器之間的跡線電長度盡可能短，將衰減和反射降到最?。?˙將大電容(如10μF)放在接近電源(如穩(wěn)壓器)的位置，或者放在為PCB供電的位置； ˙將0.1μF和0.01μF去耦合電容放在收發(fā)器VCC接腳位置，以便為需要大電流來進(jìn)行內(nèi)部開關(guān)的IC提供局部電荷源； ˙如果需要通孔，可在連接Vcc、GND、去耦電容和TVS二極管至高速IC時使用多個通孔。

此外，以下關(guān)于纜線選擇、總線端接和管理短線的建議有助于從系統(tǒng)角度完成設(shè)計。

傳輸纜線

RS-485標(biāo)準(zhǔn)建議使用標(biāo)稱特性阻抗Z0=120Ω非屏蔽雙絞線(UTP)。通常使用的纜線為Z0=120Ω的專用單對RS-485纜線，或具有四個訊號對和Z0=100Ω的五類線。

當(dāng)在單對應(yīng)用中使用CAT-5纜線時，應(yīng)當(dāng)在線纜兩端使用RT=100Ω的電阻對三個未使用的訊號對正確接地，這可防止來自未使用導(dǎo)線的噪聲進(jìn)入數(shù)據(jù)對。

請注意，在選擇CAT-5纜線以外的多對纜線時，不能使用所謂的「無偏移纜線」，這種線是專為具有較低或零諧波含量的模擬訊號而設(shè)計。對數(shù)據(jù)訊號使用這種纜線會導(dǎo)致較大的串?dāng)_和數(shù)據(jù)誤差。

總線端接

因為RS-485標(biāo)準(zhǔn)允許使用兩個終端電阻(termination resistor)，所以高速數(shù)據(jù)線始終應(yīng)在數(shù)據(jù)鏈路的兩端使用終端電阻RT。RT的值當(dāng)與纜線的特性阻抗Z0或電路板上的可控阻抗傳輸線的阻抗匹配RT=Z0=100Ω。

存根(stub)長度
收發(fā)器與主數(shù)據(jù)纜線之間的連接(稱為存根)無需使其終止，以避免總線超載。另一方面，存根長度應(yīng)盡可能短，以防止形成訊號反射。菊鏈(Daisy-chaining)纜線連接方法可以有效地減少從收發(fā)器到連接器的存根長度至PCB跡線長度，這可以使用上面的簡單公式，或使用用于節(jié)點設(shè)計的Field-Solver軟件來計算。

總結(jié)

在電路板和系統(tǒng)層面運用合理的設(shè)計原則，并使用在3.3V和5V電源下均提供高輸出驅(qū)動能力和最小偏移的收發(fā)器，可幫助設(shè)計工程師克服RS-485高速通訊鏈路的訊號劣化問題。