基于Lattice的LVDS接口調(diào)試

最近因為在實際需求中用LVDS接口，功能為LVDS進，LVDS出。出去的LVDS線，直接點屏。一共測試altera xilix lattice的方案，目標是驅(qū)動1080p的LVDS屏。實際中為了減少飛線的數(shù)量，決定采用單路LVDS驅(qū)動1080p的屏，實際效果為肯定缺行。但是無噪點即可。

由于是4個月前的做的，最終選定Lattice的方案，最終展示的是使用該方案后的效果。其他兩家只做一些分析和改進的建議。

首先評估的使Altera的方案，當時駿龍的FAE很給力，提供了好幾塊板卡，前后做了一個星期，費了很大的進。由于當時使用的LVDS的IP，覺得比較穩(wěn)定。實現(xiàn)起來應該問題不大。最終的結(jié)果是點屏沒有成功，只有圖像邊緣地方部分區(qū)域是亮。也許是當時對于飛線過于自信，插座飛線到插針，然后再接LVDS插座，在本身FPGA引腳引出的時候用的。用的使hsmc的插座，應該會有問題，根據(jù)后來的現(xiàn)象分析，可能是LVDS引腳沒有匹配電阻的問題。

當時的調(diào)試現(xiàn)場如下圖：

后來使用的xilinx的方案。Xilinx的方案有現(xiàn)成的參考設計XAPP485/486.后來調(diào)試了一下，總是發(fā)現(xiàn)圖像邊緣地方部分區(qū)域是亮的，后來lvds的并上匹配電阻后，顯示就OK了。當時初步先定用xilinx的。但是缺點就是，一旦LVDS輸入信號中斷后在恢復，就沒法顯示。就需要重新加載程序才正顯示。SPARTAN-6支持的LVDS電平標準和其他廠商的不一樣，主要體現(xiàn);1.LVDS電平的電壓為3.3或者是2.5，其他兩家均為2.5v。2.LVDS的輸出必須在bank0和bank2;

后來又接著評估Lattice的方案，因為其在接口方面比較有優(yōu)勢，7:1LVDS接口有現(xiàn)成的評估板，但是飛線是無法避免的，這一次通宵感，還是沒結(jié)果，圖像很差。而且跑的還是demo和demo程序。后來弄了xp2的評估板，飛了8根線，效果還是一樣，后來在和FAE討論時，突然想到xilinx出現(xiàn)這樣問題是，并上匹配電阻后的顯示就好了，然后在引腳上并上100歐姆的電阻，奇跡般的好了，看來真的是匹配的問題。后來經(jīng)過長期的測試，沒法啥問題，于是就定下了Lattice的方案。最后做般調(diào)試，效果如下：（該圖像用的使灰階顯示器，圖像做過RGB轉(zhuǎn)YUV，并作做過GAMMA）