`1602LCD在仿真時數(shù)據(jù)線盡量要接上拉電阻，否則可能不能顯示`
2013-08-12 23:53:25
、I2C設(shè)計(jì)數(shù)學(xué)：電容和電阻了解I 2 C及其隨之而來的一些設(shè)計(jì)挑戰(zhàn)，包括邏輯閾值，影響電容的因素以及最小和最大上拉電阻。本文介紹了哪些變量會影響總線的電容。它還考察了用于確定上拉電阻器尺寸并確定電路
2020-09-22 09:31:41
如圖，像這種IIC的電路為什么要加這些4.7kΩ、100Ω的上拉電阻？
2019-02-15 09:58:53
I2C信號一般需要外接上拉電阻，如果主控內(nèi)部有上拉電阻，是否可以省略外部上拉？這個是否需要上拉根據(jù)什么來決定？是根據(jù)從器件的輸入電流來決定的嗎？芯片的輸入電流參數(shù)(Ii 即input current)怎么理解，設(shè)計(jì)電路時針對這個參數(shù)需要注意什么？
2018-06-07 10:01:00
上周翻了下AT24CM02芯片的數(shù)據(jù)手冊，里面提到了I2C上拉電阻的設(shè)計(jì)要點(diǎn)，只有兩個公式就簡潔地把上拉電阻阻值范圍確定了，非常實(shí)用，詳細(xì)見圖1。實(shí)際上，以前我從來沒有注意過I2C上拉電阻設(shè)計(jì)，總是
2022-11-29 08:00:00
我的I2C通信需要被拉到3.3V，但是我不知道我應(yīng)該使用什么尺寸的上拉電阻。我讀過的其他論壇的帖子，建議2.7k歐姆或4.7K歐姆，但這似乎只是讓高可以在3.3V和是在3.0V低。這是正常的嗎？我用
2019-04-03 15:13:49
原理圖是這樣的我的想法是把所有的i/0口引出來，同時用i/o口鏈接tft lcd，看這個原理圖的話 i/o口引出來，沒有接上拉電阻，下面幾個i/o口的話接一個vcc是為了提高i/o口的驅(qū)動電流嗎？，吐過似的話，那引出來的引腳應(yīng)該也是接了上拉電阻的，對不對？
2019-03-20 21:49:23
流，兩輸入口需200uA200uAx15k=3v即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10k可用。COMS門的可參考74HC系列。設(shè)計(jì)時管子的漏電流不可忽略
2017-08-28 09:27:18
流，兩輸入口需200uA200uAx15k=3v即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10k可用。COMS門的可參考74HC系列。設(shè)計(jì)時管子的漏電流不可忽略
2017-11-16 17:14:38
上拉電阻：1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須
2011-09-19 08:55:51
(上拉下拉電阻)所謂上拉電阻就是：將一個不確定信號（高或低電平），通過一個電阻與電源VCC相連，固定在高電平；同理下拉電阻就是：將一個不確定信號（高或低電平），通過一個電阻與地GND相連，固定
2022-01-14 08:44:01
上拉電阻與下拉電阻上拉（Pull Up ）或下拉（Pull Down）電阻（兩者統(tǒng)稱為“拉電阻”）最基本的作用是：將狀態(tài)不確定的信號線通過一個電阻將其箝位至高電平（上拉）或低電平（下拉），無論它
2021-12-13 07:08:22
：一般說法是上拉增大電流，下拉電阻是用來吸收電流。1、當(dāng) TTL 電路驅(qū)動 CMOS 電路時，如果電路輸出的高電平低于 CMOS 電路的最低高電平 （一般為 3.5V）， 這時就需要在 TTL 的輸出端接上拉電阻，以提高輸出高電平的值。2、OC 門電路必須使用上拉電阻，以提高輸出的高電平值。
2021-12-13 06:05:27
上拉電阻與下拉電阻是如何定義的？拉電阻的作用有哪些？上拉電阻的應(yīng)用原則有哪些？
2021-10-14 07:20:37
一句話：上拉電阻的目的是為了保證GPIO無信號輸入時輸入端的電平為高電平，相反的，下拉電阻是為了保證GPIO無信號輸入時輸入端的電平為低電平。不懂的具體可以看下面一、概念上拉電阻就是：將一個不確定
2022-01-14 09:16:39
硬件電路中的上拉電阻為什么能上拉？
2021-01-28 07:50:20
一般IIC和SPI接口建議加上拉電阻
但有時（比如SPI）不上拉，或使用內(nèi)部上拉也能正常運(yùn)行。
請問，上拉主要與什么有關(guān)？是否高波特率必須強(qiáng)上拉？
一般上拉電阻選取多大阻值？
2023-10-28 06:23:36
經(jīng)?？吹叫酒O(shè)計(jì)手冊時，芯片外圍會有上拉或者下拉電阻還有一些無源器件。如何選擇正確值的上拉電阻和下拉電阻？上拉電阻和下拉電阻是如何確定？還是在選擇此類電阻的時候，有個特定的范圍？對上拉電阻和下拉電阻
2021-11-12 07:28:55
上拉電阻和下拉電阻上拉電阻(Pull-Up)所謂上拉電阻就是用一個電阻將VCC和單片機(jī)的IO口直接連接起來，目的是當(dāng)IO在沒有輸出一個確定信號時將IO的電位鉗在一個高電平上。上拉電阻作用如下：1.當(dāng)
2022-01-25 07:23:49
上拉電阻：1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須
2008-05-22 08:46:35
上、下拉電阻一、定義1、上拉就是將不確定的信號通過一個電阻嵌位在高電平！“電阻同時起限流作用”！下拉同理！2、上拉是對器件注入電流，下拉是輸出電流3、弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分4
2015-06-24 11:24:37
要注意上拉電阻的阻值太大的時候，容易產(chǎn)生干擾，尤其是線路板的線條很長的時候，這種干擾更嚴(yán)重，這種情況下上拉電阻不宜過大，一般要小于100K，有時候甚至小于10K?！ ?、關(guān)于I2C的上拉電阻：因?yàn)?b class="flag-6" style="color: red">I2C
2018-10-19 16:30:19
高電平的值。 2、OC門電路必須加上拉電阻，才能使用。 3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。 4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉
2019-06-27 05:55:08
上拉電阻： 1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值?！ ?b class="flag-6" style="color: red">2、OC
2021-12-07 08:27:59
上拉電阻：1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須
2021-11-25 08:33:42
高電平。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。
2021-12-01 11:15:35
上拉電阻有什么作用？如何去計(jì)算上拉電阻的阻值？51型單片機(jī)IO口有什么特點(diǎn)？AVR單片機(jī)IO口的輸入狀態(tài)有哪幾種？
2021-07-07 07:29:25
的I2C默認(rèn)地址跟RDA5868的I2C默認(rèn)地址沖突，改了RDA5868的I2C的地址！由于RDA5868有兩個角，分別是第34和35pin，即MA[5]、MA[6]是來確定I2C地址！默認(rèn)地址是把
2011-12-15 18:34:39
1、介紹使用微控制器（MCUs） 或任何數(shù)字邏輯設(shè)備時，上拉電阻器非常常見。本教程將解釋何時何地使用上拉電阻器，然后我們將做一個簡單的計(jì)算，以顯示為什么上拉很重要。2、上拉電阻是什么？假...
2022-02-09 06:35:16
。2、OC 門電路必須加上拉電阻，以提高輸出的搞電平值。3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COMS 芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉...
2021-07-27 06:52:51
。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗
2014-05-12 08:24:37
時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。EDA365: M) V, \8 ~0 i8 ^1 C2、OC
2014-11-17 10:24:15
一、定義 1、上拉就是將不確定的信號通過一個電阻嵌位在高電平！“電阻同時起限流作用”！下拉同理！ 2、上拉是對器件注入電流，下拉是輸出電流 3、弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分
2020-12-14 17:21:30
1.拉電阻要干啥把一個不確定的信號經(jīng)過拉電阻后成為確定信號。2.上拉電阻將一個未知的電平拉高到穩(wěn)定的高電平按鍵沒有按下時，I/O口電平5V。當(dāng)按鍵按下時，很容易知道I/O口電壓為0（按鍵處相當(dāng)于導(dǎo)線
2022-01-14 06:37:43
能力。 -------為OC門提供電流 2、定義： 上拉：通過一個電阻對電源相連。 下拉：通過一個電阻到地。 -------上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理
2018-06-28 06:21:54
確定上拉電阻值時需要考慮哪些注意事項(xiàng)？穩(wěn)定可靠的I2C通信的設(shè)計(jì)計(jì)算公式
2021-05-25 06:35:11
ADXL313加速度傳感器用I2C通信協(xié)議與外部連接時，上拉電阻的阻值如何確定呢？看數(shù)據(jù)手冊里要參考《UM10204 I2C總線規(guī)范和用戶手冊》，修訂版2007年6月03-19日。但是沒有找到這個手冊，請問可以提供一下嗎？
2023-12-27 08:16:53
AVR微控制器的I/O口是雙向口。具有如下的特點(diǎn)：AVR IO具備多種IO模式:1 高阻態(tài)，多用于高阻模擬信號輸入，例如ADC數(shù)模轉(zhuǎn)換器輸入,模擬比較器輸入2 弱上拉狀態(tài)(Rup=20K~50K
2011-11-15 14:10:42
IO內(nèi)置上拉電阻的阻值是多少？所有IO都有內(nèi)置上拉電阻么，阻值是否一樣？
2024-02-21 06:17:58
` 誰來闡述一下Lcd1602必須接上拉電阻嗎？`
2019-09-23 16:46:11
OC門為什么要上拉電阻，輸出是懸空的就一定要加上拉電阻？要不要電阻都是懸空的，不要電阻的時候，我認(rèn)為輸出也是高電平，高阻態(tài)是個什么東西
2023-04-18 11:20:37
我現(xiàn)在遇到一個問題HDC1080 SDA引腳與STM32F031F6 PA7相連，頻率從1k到100K，上拉電阻為1K和10K時，STM32F031F6檢測的數(shù)據(jù)都是滿偏AD值，在SDA總線上加一個
2018-09-26 17:03:56
按下時，由于干擾，可能高也可能是低信號輸入。根據(jù)實(shí)際需要，為保證WK_UP不被按下時，STM32能夠確定檢測到IO口是低電平，所以設(shè)置接入下拉電阻。2、上拉電阻和下拉電阻上拉電阻...
2021-08-18 06:27:20
stc89c52哪些接口需要接上拉電阻？新手求教啊
2013-04-06 22:21:58
查找從機(jī)。因?yàn)?b class="flag-6" style="color: red">I2C 通信IO口輸出結(jié)構(gòu)都是配置為漏極開路或集電極開路輸出。所以時鐘線和數(shù)據(jù)線必須外部都接上拉電阻，當(dāng)一對多輸出的時候，很多GPIO口會連接在同一根線上，可能會存在某個GPIO輸出高電平
2021-09-07 14:22:56
下拉電阻使電阻匹配，能有效的抑制反射波干擾。5、預(yù)設(shè)空間狀態(tài)/默認(rèn)電位在一些CMOS輸入端接上拉或下拉電阻是為了預(yù)設(shè)默認(rèn)電位。當(dāng)不用這些引腳時，這些輸入端下拉接低電平或上拉接高電平。在I2C等總線
2019-10-08 07:00:00
COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉
2018-03-06 14:49:03
接上拉電阻R5是因?yàn)樾酒琁O口開漏輸出要求嗎？還有沒有其他原因？
2016-10-31 21:07:39
和高電平，比如有可能1 ~ 2v為邏輯0，5 ~ 6v為邏輯1。一、上拉電阻1. 應(yīng)用場景上拉電阻應(yīng)用在引腳低電平有效的情況。2. 作用為什么在低電平有效的引腳上，要連一個上拉電阻呢？我們希望引腳只有兩個邏輯狀態(tài)，即0和1，但如果某低電平有效的引腳不接上拉電阻，它就只有0和未知的狀態(tài)：當(dāng)接低電
2022-01-14 07:37:02
上拉下拉電阻的定義以及用法為什么要使用拉電阻上拉電阻阻值的選擇原則
2021-04-06 06:06:42
51單片機(jī)中P0口作I/O使用時，為什么要在外部接上拉電阻1、當(dāng)TTL電路驅(qū)動CMOS電路時，如果電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉
2022-01-14 07:43:57
CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位。當(dāng)你不用這些引腳的時候，這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時的狀態(tài)是由上下拉電阻獲得。
6. 提高芯片輸入信號的噪聲容限
2023-05-18 17:30:56
I2C分為哪幾種模式？I2C的上拉電阻取值是什么？上拉電阻的上限如何確定呢？關(guān)于I2C有什么問題嗎？那么一般如何解決呢？
2021-06-27 06:59:35
89C52的單片機(jī)，在實(shí)際使用時P0需要外接上拉電阻，那么P1、P2、P3還需要接上拉電阻嗎？4組IO口，接不接上拉電阻有什么區(qū)別？
2017-06-05 20:51:07
一、定義1、上拉就是將不確定的信號通過一個電阻嵌位在高電平!“電阻同時起限流作用”!下拉同理!2、上拉是對器件注入電流，下拉是輸出電流3、弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分4、對于非集電極
2018-11-30 11:55:14
上拉電阻： 1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 2
2019-09-06 15:19:36
通，此時單片機(jī) IO 口輸出的是高電平。2、這里注意，④位置上是一個上拉電阻，這里設(shè)置上拉電阻的考慮因素是這樣的，假設(shè)我要在這個單片機(jī) IO 口輸出一個電流來驅(qū)動小燈發(fā)亮，①的位置電阻一般有 20k
2020-10-12 09:37:23
I2C上拉電阻 在一些PCB的layout中，大家往往會看到在I2C通信的接口處，往往會接入一個4.7K的電阻，有的datasheet上面明確有要求，需要接入，有的則沒有要求。 I2C接口 對于
2022-01-14 07:22:21
漏應(yīng)用來說，時序常數(shù)比較大會對I2C總線產(chǎn)生負(fù)面影響，從而使其串行數(shù)據(jù)線（SDA）和串行時鐘線（SCL）達(dá)到所需的波特率。從數(shù)學(xué)上講以下是計(jì)算電阻值的方法：Rp（min）為可接受的最小電阻值，由下面
2018-11-30 09:12:02
上拉就是將不確定的信號通過一個電阻鉗位在高電平，電阻同時起限流作用。下拉同理，也是將不確定的信號通過一個電阻鉗位在低電平。
2020-08-14 06:35:49
引起的功耗同樣適用于輸出拉電阻，因此拉電阻不宜太小，但在輸出信號速度比較快的電路下，拉電阻也不宜太大，如下圖所示為I2C總線上拉電阻的參考最大值（來自ST存儲芯片 AT24C02數(shù)據(jù)手冊）。在總線上總會有
2020-08-19 09:00:00
效的抑制反射波干擾。5、預(yù)設(shè)空間狀態(tài)/默認(rèn)電位在一些CMOS輸入端接上拉或下拉電阻是為了預(yù)設(shè)默認(rèn)電位。當(dāng)不用這些引腳時，這些輸入端下拉接低電平或上拉接高電平。在I2C等總線上空閑時的狀態(tài)是由上下拉電阻
2019-10-11 08:30:00
開發(fā)板I2C連接到RTC（RX8010）芯片，I2C總線上沒有接上拉電阻，LS1012A手冊上說它的I2C是open drain輸出的，為什么沒有上拉電阻？ 哪位能幫助解釋一下，謝謝
2022-01-05 06:28:48
：一般用途為1kΩ至10kΩ。如果你有一個低功耗的用例，例如電池供電的設(shè)備，則為10kΩ至100kΩ。最后要考慮的是許多微控制器都有內(nèi)部上拉電阻，可以通過代碼打開。請務(wù)必查看數(shù)據(jù)表，以確定內(nèi)部電阻值是否適合您的應(yīng)用。如果沒有，則必須使用外部上拉電阻。
2018-11-09 09:14:56
什么是上拉電阻？上拉就是將不確定的信號通過一個電阻鉗位在高電平，電阻同時起限流作用。下拉同理，也是將不確定的信號通過一個電阻鉗位在低電平。為什么需要上拉電阻？一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)
2021-08-12 13:35:38
會產(chǎn)生浪涌，特別是火車上的車載電視啊等，電源上要加一些保護(hù)裝置，如RClamp0504F 等能將電壓嵌位10、一般RST,CLK 管腳接上拉電阻選擇上拉電阻阻值的原則包括:1、從節(jié)約功耗及芯片的灌電流
2014-08-21 09:56:08
的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。3、對于高速電路，過大的上拉電阻
2011-06-02 16:03:48
的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能
2012-06-10 21:25:15
”，造成電路的不穩(wěn)定；一、上拉電阻如圖所示：1、概念：將一個不確定的信號，通過一個電阻與電源VCC相連，固定在高電平； 2、上拉是對器件注入電流；灌電流； 3、當(dāng)一個接有上拉電阻
2022-01-14 08:28:26
引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 另外，上拉電阻阻值的選擇原則包括：1.從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2.從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠
2017-05-22 18:49:54
電路設(shè)計(jì)的上拉/下拉電阻阻值應(yīng)該怎樣選？隨便弄一個，如4.k、10k的成嗎？
2023-10-28 07:37:23
狀態(tài)。防止直通!電阻在選用時，選用經(jīng)過計(jì)算后與標(biāo)準(zhǔn)值最相近的一個！P0為什么要上拉電阻原因有：1。 P0口片內(nèi)無上拉電阻2。 P0為I/O口工作狀態(tài)時，上方FET被關(guān)斷，從而輸出腳浮空，因此P0用于輸出
2015-06-26 14:26:17
電路：一、普通IO口1、基級(②位置)為低電平時，PNP導(dǎo)通,此時單片機(jī)IO口輸出的是低電平，當(dāng)基級(②位置)為高電平時，PNP導(dǎo)通，此時單片機(jī)IO口輸出的是高電平。2、這里注意，④位置上是一個上拉電阻
2020-07-30 08:30:00
請問用TMS320C5515的GPIO口模擬I2C是否需要加上拉電阻？
2018-07-31 07:48:20
stm32f051的i2c需要外接上拉電阻嗎，直接用內(nèi)部上拉行不行，還有庫中的I2C_Init函數(shù)中有這么一句/* Enable I2Cx Peripheral */I2Cx->CR1 |= I2C_CR1_PE;為什么初始化有些i2c寄存器需要使能i2c。最后附上波形，希望哪位大哥幫幫忙，看看是什么問題。
2019-03-12 07:14:31
請問為什么有時在I2C中將SDA和SCL 上加各加個上拉電阻呢？
2023-05-08 18:01:37
請問用TMS320C5515的GPIO口模擬I2C總線需要接外部上拉電阻嗎？需要的話阻值為多少比較合適呢？
2019-10-28 09:37:43
輸出端的電位。示例：51單片機(jī)中除了P0口有兩個場效應(yīng)管，其余三個端口P1,P2,P3都有上拉電阻。如下圖所示：作用除此之外，上拉電阻作用還有很多。比如CMOS芯片上輸入的電阻一般很大，為了防止靜電造成損壞，不用的管腳不能懸空，一般會接上拉電阻來保護(hù)內(nèi)部電路；加上拉電阻還能提高輸出端的電流
2022-01-25 06:28:33
I2C為什么要接上拉電阻？因?yàn)樗情_漏輸出。 1 為什么是開漏輸出？ I2C協(xié)議支持多個主設(shè)備與多個從設(shè)備在一條總線上，如果不用開漏輸出，而用推挽輸出，會出現(xiàn)主設(shè)備之間短路的情況。 所以總線一般會使
2021-06-21 10:30:02
14117 I2C協(xié)議支持多個主設(shè)備與多個從設(shè)備在一條總線上，如果不用開漏輸出，而用推挽輸出，會出現(xiàn)主設(shè)備之間短路的情況。所以總線一般會使用開漏輸出。
2023-02-24 09:18:481167
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論