STM32 SPI讀寫W25Q64（一）

SPI是串行外設(shè)接口（Serial Peripheral Interface）的縮寫。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，如今越來越多的芯片集成了這種通信協(xié)議。

SPI的通信原理很簡單，它以主從方式工作，這種模式通常有一個主設(shè)備和一個或多個從設(shè)備，需要至少4根線，事實(shí)上3根也可以（單線傳輸時）。也是所有基于SPI的設(shè)備共有的，它們是SDI（數(shù)據(jù)輸入）、SDO（數(shù)據(jù)輸出）、SCLK（時鐘）、CS（片選）。

（1）SDI – SerialData In,串行數(shù)據(jù)輸入；

（2）SDO – SerialDataOut,串行數(shù)據(jù)輸出；

（3）SCLK – Serial Clock,時鐘信號，由主設(shè)備產(chǎn)生；

（4）CS – Chip Select,從設(shè)備使能信號，由主設(shè)備控制。

其中，CS是從芯片是否被主芯片選中的控制信號，也就是說只有片選信號為預(yù)先規(guī)定的使能信號時（高電位或低電位），主芯片對此從芯片的操作才有效。這就使在同一條總線上連接多個SPI設(shè)備成為可能。

接下來就負(fù)責(zé)通訊的3根線了。通訊是通過數(shù)據(jù)交換完成的，這里先要知道SPI是串行通訊協(xié)議，也就是說數(shù)據(jù)是一位一位的傳輸?shù)?。這就是SCLK時鐘線存在的原因，由SCLK提供時鐘脈沖，SDI，SDO則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過 SDO線，數(shù)據(jù)在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。因此，至少需要8次時鐘信號的改變（上沿和下沿為一次），才能完成8位數(shù)據(jù)的傳輸。

SCLK信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。同樣，在一個基于SPI的設(shè)備中，至少有一個主控設(shè)備。這樣傳輸?shù)奶攸c(diǎn)：這樣的傳輸方式有一個優(yōu)點(diǎn)，與普通的串行通訊不同，普通的串行通訊一次連續(xù)傳送至少8位數(shù)據(jù)，而SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因?yàn)镾CLK時鐘線由主控設(shè)備控制，當(dāng)沒有時鐘跳變時，從設(shè)備不采集或傳送數(shù)據(jù)。

也就是說，主設(shè)備通過對SCLK時鐘線的控制可以完成對通訊的控制。SPI還是一個數(shù)據(jù)交換協(xié)議：因?yàn)镾PI的數(shù)據(jù)輸入和輸出線獨(dú)立，所以允許同時完成數(shù)據(jù)的輸入和輸出。不同的SPI設(shè)備的實(shí)現(xiàn)方式不盡相同，主要是數(shù)據(jù)改變和采集的時間不同，在時鐘信號上沿或下沿采集有不同定義，具體請參考相關(guān)器件的文檔。

最后，SPI接口的一個缺點(diǎn)：沒有指定的流控制，沒有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。

了解完SPI的四條線，現(xiàn)在開始配置GPIO端口的初始化。

//F_CS:PB14       輸出
//SPI1_SCK:PB3    輸出
//SPI1_MISO:PB4   輸入
//SPI1_MOSI:PB5   輸出 
void Spi1_Init()  
{
  //1. 開端口時鐘
  RCC- >AHB1ENR  |= 1< 1;
  //2. 端口模式設(shè)置(0入1出2復(fù)用3模擬)
    //pb4:輸入
  GPIOB- >MODER  &= ~(0X3< 8);
    //pb14/pb3/5:輸出
  GPIOB- >MODER  &= ~(0X3< 6 | 0X3< 10 | 0X3< 28);
  GPIOB- >MODER  |= 1< 6 | 1< 10 | 1< 28;
  //3. 輸出類型:推挽
  GPIOB- >OTYPER &= ~(1< 3 | 1< 5 | 1< 14);
  //4. 輸出速度：50M
  GPIOB- >OSPEEDR  &= ~(0X3< 6 | 0X3< 10 | 0X3< 28);
  GPIOB- >OSPEEDR  |= 2< 6 | 2< 10 | 2< 28;
  //5. 上下拉
  GPIOB- >PUPDR  &= ~(0X3F< 6 | 0X3< 28);  //無上下拉
  //6. 引腳的初始電平
    //F_CS:高
  F_CS_H();
    //SPI1_SCK:低(模式0)、高（模式3）
  SPI1_SCK_L();
    //SPI1_MISO:高低均可，由內(nèi)置上拉決定
    //SPI1_MOSI:高低均可
  SPI1_MOSI_L();
}

IIC只有一條數(shù)據(jù)線，需要通過時序確定起始、停止、發(fā)送、接收。相對于IIC來說，SPI協(xié)議可以通過兩條數(shù)據(jù)線直接發(fā)送接收數(shù)據(jù)，不用發(fā)送起始和停止信號，通信方式更加簡單。

SPI協(xié)議的時序其實(shí)很簡單，主要是在SCK的控制下，兩個雙向移位寄存器進(jìn)行數(shù)據(jù)交換。

上升沿發(fā)送、下降沿接收、高位先發(fā)送。

上升沿到來的時候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。

下降沿到來的時候，sdi上的電平將被接收到主設(shè)備的寄存器中。

SPI協(xié)議收發(fā)數(shù)據(jù)

//spi收發(fā)
//發(fā)數(shù)據(jù)，高位在前
u8 Spi1_RevSendByte(u8 dat)
{
  u8 i = 0;

  for(i=0;i< 8;i++)
  {
    //1.SCL拉低
    SPI1_SCK_L();
    if(dat & 0x80)
      SPI1_MOSI_H();
    else
      SPI1_MOSI_L();
    //2. scl拉高,接收數(shù)據(jù)
    dat < <= 1;
    SPI1_SCK_H();
    if(GPIOB- >IDR  &  (1< 4))
      dat  |= 1;
  }
  return dat;
}

至此，SPI協(xié)議就編寫完成了。