SPI總線學習筆記

SPI是一種全雙工的串行通信總線，最早由Motorola提出，雖然應用廣泛，但沒有一個統(tǒng)一的總線標準。相較于IIC總線，SPI具有通信速度快、協議靈活、無復雜的總線仲裁機制、支持中斷等優(yōu)點，但缺點也很明顯。例如，SPI需要四根線，而IIC只需要兩根線；SPI為一主多從的總線架構，從而不會發(fā)生搶占總線的情況，所以在I/O電路上，可使用Push-Pull輸出，對比IIC的OD門可獲得更快的開關速度，但是SPI在發(fā)送一幀數據后，會產生中斷，中斷期間需讀取數據寄存器中的數據，否則后續(xù)傳輸的數據會丟失，這就導致在連續(xù)傳輸數據的情況下，SPI的通信速度會受制于中斷的處理速度；SPI協議雖然靈活，但是由于缺乏統(tǒng)一定義，各廠商間的兼容性并不強，而且SPI協議缺乏握手以及數據校驗機制，主機發(fā)出的數據從機并不一定能正確接收，即SPI通信的可靠性不及IIC?；谝陨蟂PI的基本特性，下文將著重討論以下幾個問題：

1、 Motorola如何定義SPI總線？

2、 為什么SPI的速率可以更快？有什么因素限制了其上限？

3、 移位寄存器的原理？

4、 SPI傳輸數據的完整過程是怎樣的？

Motorala的總線協議

圖1 SPI總線模塊示意圖

SPI Block Guide*給出了SPI的內部模塊如圖1所示，由圖1可知，SPI有4個IO口，分別為時鐘線SCK、片選信號SS、主機數據輸出MOSI以及主機數據輸入MISO。其工作模式通過多個8bit寄存器進行配置，SPICR1（SPI Control Register 1）主要對時鐘的有效電平（CPOL）及采樣邊沿(CPHA)進行配置，當CPOL=1時，表示低電平有效，當CPHA=1時，表示在時鐘的偶數沿進行采樣（結合CPOL=1的情況，則為上升沿采樣）。除此之外，SPICR1還可以對主從選擇、中斷使能、片選使能以及是否先傳輸低有效位等進行配置。

圖2 SPI控制寄存器1

SPICR2（SPI Control Register 2）通過對BIDIROE和SPC0的配置可使能I/O口的雙向傳輸，對SPISWAI的配置可使SPI總線進入等待模式，降低功耗。另外，主機模式下，通過配置該寄存器的MODFEN位，可使其片選無效。

圖3 SPI控制寄存器2

SPISR（SPI Status Register）主要用于指示當前SPI總線的工作狀態(tài)，SPIF為數據已傳入數據寄存器的標識位，當其為1時表示可以從SPI數據寄存器中讀取數據，該位可通過讀取SPISR清零。SPITEF為發(fā)送空標識位，當其為1則表示發(fā)送的數據寄存器為空，可寫入數據，當其不為1時，對數據寄存器的寫入無效。MODF為模式錯誤標識位，當設備配置為主機且片選有效時該位置1，三者皆可產生中斷。

圖4 SPI狀態(tài)寄存器

SPIBR（SPI Buard Rate Register）主要用于配置分頻系數，對輸入時鐘進行分頻，生成所需頻率的工作時鐘。

圖5 SPI波特率寄存器

SPIDR(SPI Data Register)分為接收和發(fā)送兩個Buffer，分別用于接收數據和待發(fā)送數據的暫存，工作時，數據寄存器需與移位寄存器配合完成數據的收發(fā)。

圖6 SPI數據寄存器

此外，該協議將對SPI總線分為運行模式、等待模式和停止模式。其中等待模式和停止模式下，主機都會停止生成時鐘和停發(fā)數據，從機進入這兩種模式則不響應，保持和主機的同步狀態(tài)，兩者的不同在于等待模式有SPICR2的SPISWAI位觸發(fā)，而停止模式則取決于系統(tǒng)狀態(tài)，如時鐘常0或常1等。

SPI的傳輸速度及其限制條件

IIC在Ultra-Fast-mode模式下可達到5Mbps的水平，而SPI的總線規(guī)范里沒有對其傳輸速率進行說明，根據各廠家的器件手冊來看，其通信速率可達到10M以上。值得一提的是，IIC在Ultra-Fast-mode下之所以可以達到5Mbps，是因為其I/O口采用了Push-Pull結構，所以在IIC Ultra-Fast-mode與其他模式不可兼容（否則可能短路）。SPI由于其不像IIC為多主機的總線結構，避免了總線控制權的競爭，所以SPI設備之間不必擔心I/O口的短路風險，所以可以使用Push-Pull的結構，從而使發(fā)送速度得以提升，IIC在接收側增加了施密特觸發(fā)器使邊沿更陡峭，從而提升通信速度，SPI的輸入電路理論上應存在同樣的設計，才能達時通信速度不受掣肘。當然，在I/O口使用同樣電路結構的前提下，SPI還能做到比IIC更高的通信速率，說明還有其他因素制約著通信速度的上限。事實上，IIC Ultra-Fast-mode下5Mbps的通信速度只是標準規(guī)定的，只要驅動夠強、距離縮短（阻抗及總線電容降低）以及硬件電路支持，那么，通信速度的上限是可以突破的。

移位寄存器的原理

移位寄存器是SPI總線通信系統(tǒng)的重要組成部分，通信過程實際上就是主、從設備移位寄存器里的數據交換。移位寄存器一般由多個D觸發(fā)器構成，由圖7可知，在時鐘邊沿到達時，寄存器輸出端將會刷新數據，那么隨著時鐘脈沖的到來，數據就可以逐步向高位的寄存器進行移動，最后再并行輸出到SPI的數據寄存器中

圖7 移位寄存器結構

SPI傳輸數據的完整過程

SPI的數據寄存器分為發(fā)送和接收兩個Buffer，在進行數據傳輸之前，SPISR中的SPTEF位處于置位狀態(tài)，表示發(fā)送寄存器空，控制器讀取到該標志位后，將數據寫入數據寄存器中，SPI發(fā)送數據寄存器將數據寫入移位寄存器中，開始一次數據傳輸過程。SPI是串行通信，每個時鐘周期只傳輸1bit的數據，每次都是主、從機的移位寄存器最高位bit數據被發(fā)送，并接收對方發(fā)來的數據發(fā)到以為寄存器的最低位中。在這個過程中，存在兩種不同數據發(fā)送和采樣模式，一種是在第一個時鐘沿發(fā)送數據，在第二個時鐘沿對數據進行采樣，這種方法適用于驅動能力較強的設備，因為其數據的建立時間只有半個時鐘周期，若驅動能力不足導致數據上升下降時間較慢，可能會導致數據采樣錯誤。第二種模式是在采樣沿后更新數據，這樣數據建立時間有近一個時鐘周期，較為充裕，通信頻率也有所受益。但這也意味著其保持時間較短，因此需對時鐘、數據走線進行等長控制，獲取一個較低的走線延時，否則也會導致數據采樣錯誤。