如何在PCB Layout的不同階段使用EMC分析來檢查項(xiàng)目

簡(jiǎn)介

電磁兼容性（EMC） 通常被定義為產(chǎn)品在其環(huán)境內(nèi)發(fā)揮作用而不引入電磁干擾的能力。EMC合規(guī)性是將產(chǎn)品推向市場(chǎng)的必要條件。簡(jiǎn)單地說，如果產(chǎn)品未通過目標(biāo)市場(chǎng)的EMC 合規(guī)性測(cè)試，則無法銷售該產(chǎn)品。

世界各地的監(jiān)管機(jī)構(gòu)均對(duì)設(shè)備被允許產(chǎn)生的輻射和傳導(dǎo)發(fā)射規(guī)定了限制。汽車和航空航天制造商甚至可能為其供應(yīng)商設(shè)定了更為嚴(yán)格的標(biāo)準(zhǔn)。設(shè)計(jì)團(tuán)隊(duì)非常清楚確保其產(chǎn)品符合EMC 規(guī)范的重要性，但許多團(tuán)隊(duì)并未嘗試在設(shè)計(jì)期間執(zhí)行EMC 分析。

有一種看法認(rèn)為，在PCBLayout 期間進(jìn)行EMC 分析可能是項(xiàng)非常耗時(shí)的任務(wù)，不僅難以設(shè)置和正確配置，而且會(huì)產(chǎn)生難以解釋的結(jié)果。從歷史上看，基于設(shè)計(jì)的分析一直將焦點(diǎn)放在信號(hào)完整性（SI） 和電源完整性（Pi） 上，而EMC“分析”則是放在完成制造并測(cè)試實(shí)際產(chǎn)品之后手動(dòng)執(zhí)行的。

人們經(jīng)常忽視的一點(diǎn)是，在設(shè)計(jì)階段添加自動(dòng)EMC 分析提供了避免在制造后出現(xiàn)EMC合規(guī)性故障的機(jī)會(huì)。HyperLynx? DRC 提供了易于使用的EMC 分析功能，以及具有詳細(xì)記錄的規(guī)則檢查，其中包括對(duì)每項(xiàng)原則的解釋以及關(guān)于如何解決問題的建議。通過在制造前的PCBLayout 期間的適當(dāng)時(shí)間點(diǎn)添加自動(dòng)EMC分析，可以減少進(jìn)行重新設(shè)計(jì)的需要，從而影響產(chǎn)品的開發(fā)成本和整體上市時(shí)間。

電磁兼容性可能是個(gè)令人生畏和讓人困惑的話題，特別對(duì)于新手工程師和設(shè)計(jì)人員以及那些不太精通該主題的人員更是如此。此外，有關(guān)電磁兼容性（EMC） 和電磁干擾（EMI） 之間的差異，也經(jīng)常存在混淆。本文章的目的不在于提供有關(guān)EMC 和EMI 理論的深度教程，但快速回顧一下相關(guān)的定義還是非常適宜的。

如前所述，EMC 通常被定義為產(chǎn)品在其環(huán)境中發(fā)揮作用而不引入電磁干擾的能力。具體而言，產(chǎn)品必須：

■ 能夠耐受規(guī)定程度的干擾

■ 不會(huì)產(chǎn)生超過規(guī)定數(shù)量的干擾

■ 能夠保持自我兼容。

EMI 通常被定義為由于電磁感應(yīng)或電磁輻射而對(duì)電路造成影響的干擾。

為進(jìn)一步簡(jiǎn)化這兩個(gè)定義：

EMC 是產(chǎn)品易受環(huán)境影響的程度，而EMI 則是給環(huán)境帶來的影響。

該主題非常復(fù)雜，致使人們認(rèn)為，在PCB Layout 期間很難執(zhí)行和解釋EMC 分析。但實(shí)際上，進(jìn)行設(shè)計(jì)內(nèi)分析要比等待實(shí)際產(chǎn)品完成制造后再進(jìn)行測(cè)試更加輕松和經(jīng)濟(jì)高效，因?yàn)樵诤笠环N情況下，修復(fù)問題需要投入的時(shí)間和成本要多得多。

有兩項(xiàng)統(tǒng)計(jì)數(shù)據(jù)足以證明進(jìn)行設(shè)計(jì)內(nèi)測(cè)試的重要性。

1. 雖然EMC 測(cè)試實(shí)驗(yàn)室未被要求提供平均EMC 測(cè)試合格率，但一些研究表明，首次合格率僅約50%。

2. EMC 合規(guī)性故障被認(rèn)為是導(dǎo)致汽車行業(yè)重新設(shè)計(jì)的第二大常見原因。

鑒于EMC 故障需要進(jìn)行一次或多次重新設(shè)計(jì)，從而對(duì)產(chǎn)品開發(fā)成本和整體上市時(shí)間產(chǎn)生影響，在PCBLayout（EMC 合規(guī)性設(shè)計(jì)）期間執(zhí)行EMC 分析是不可或缺的。

將EMC 分析“左移”至PCBLAYOUT 期間進(jìn)行

在工程領(lǐng)域，術(shù)語“左移”通常用于描述將通常放在設(shè)計(jì)流程后期階段執(zhí)行的任務(wù)移動(dòng)（或轉(zhuǎn)移）到設(shè)計(jì)流程早期階段的行為。一般而言，轉(zhuǎn)移任務(wù)未必能夠消除流程后期對(duì)該任務(wù)的需求；其目的在于降低依賴性和改善結(jié)果。

在本例中，基于制造后EMC 測(cè)試結(jié)果執(zhí)行的EMC 分析將被轉(zhuǎn)移，并且還會(huì)使用HyperLynxDRC 在PCB Layout 階段的適當(dāng)時(shí)間點(diǎn)執(zhí)行。左移的目的是為工程師和設(shè)計(jì)人員提供機(jī)會(huì)，在整體設(shè)計(jì)流程的更早階段執(zhí)行相關(guān)任務(wù)，最終消除迭代并確保整體流程更加高效。從根本上說，在PCBLayout 的各個(gè)階段進(jìn)行的每次分析，都能令整個(gè)設(shè)計(jì)流程得到改進(jìn)。應(yīng)用的轉(zhuǎn)移程度越高，獲得的好處越大。

考慮典型使用案例。傳統(tǒng)上，工程師或設(shè)計(jì)人員會(huì)在PCB 設(shè)計(jì)期間執(zhí)行一些非常簡(jiǎn)單的手動(dòng)EMC 分析，隨后依賴于制造后的EMC 測(cè)試結(jié)果來確定是否需要進(jìn)行更詳細(xì)的分析。在這種設(shè)計(jì)后分析環(huán)境中檢測(cè)到的任何EMC 問題都必須回傳到設(shè)計(jì)人員采取糾正措施。完成第一組更改以解決在測(cè)試期間發(fā)現(xiàn)的EMC 問題后，必須制作新的設(shè)計(jì)并重新開始以上循環(huán)。

此外，人們還假設(shè)在測(cè)試期間發(fā)現(xiàn)的任何EMC 問題的詳細(xì)信息都是可以分析和傳達(dá)的，以便設(shè)計(jì)團(tuán)隊(duì)能夠解決這些問題。這一假設(shè)的有效性將會(huì)因EMC 測(cè)試實(shí)驗(yàn)室和設(shè)計(jì)團(tuán)隊(duì)的專業(yè)知識(shí)水平而有所不同。

手動(dòng)檢查EMC 問題不僅耗時(shí)，而且具有主觀性，可能不準(zhǔn)確且容易出錯(cuò)。通過使用HyperLynx DRC 將EMC 分析左移到自動(dòng)化設(shè)計(jì)內(nèi)流程后，確定和解決EMC 問題的周期時(shí)間便不再受制于外部影響。該分析越接近工程師或設(shè)計(jì)人員，運(yùn)行頻率便越高，也就越容易在設(shè)計(jì)流程的更早期檢測(cè)和糾正問題。

EMC 分析_ 在早期經(jīng)常運(yùn)行

考慮到一項(xiàng)設(shè)計(jì)改進(jìn)往往可以同時(shí)降低EMC 排放和敏感性，在早期PCB Layout 的適當(dāng)階段經(jīng)常運(yùn)行分析，可以獲得顯著的優(yōu)勢(shì)。許多設(shè)計(jì)團(tuán)隊(duì)投入大量的精力來控制潛在的EMC/EMI 問題，而不是花時(shí)間使用分析方法來抑制它們。

如前所述，HyperLynxDRC 可通過對(duì)布局和布線執(zhí)行各種EMC 和EMI 規(guī)則檢查，來支持實(shí)現(xiàn)最佳Layout 設(shè)計(jì)。為了最大限度減少不確定性并確保正確使用，HyperLynx DRC 的功能具有以下特點(diǎn)：

■ 詳細(xì)記錄每條規(guī)則

■ 解釋每條規(guī)則的原則

■ 提供包含圖表的示例，詳細(xì)說明需要的任何設(shè)置

■ 提供有關(guān)如何糾正問題的建議。

HyperLynx DRC 提供的許多EMC 檢查都會(huì)查找不容易仿真的項(xiàng)目，例如跨越平面分割的走線、參考平面更改、屏蔽和過孔等。在EMC/EMI 分析期間可以檢查的一些其他問題示例包括：

■ 殘留分支長(zhǎng)度

■ 濾波器件布局

■ 分割平面上的IC

■ I/O 耦合

■ 銅皮孤島

■ 靠近平面邊緣的網(wǎng)絡(luò)

■ 基準(zhǔn)電壓錯(cuò)誤的走線。

對(duì)于以上每個(gè)示例，用戶無需深入了解EMC/EMI 規(guī)則便可運(yùn)行自動(dòng)分析。HyperLynx DRC 具有極強(qiáng)的自定義功能，用戶不僅可以使用其眾多的內(nèi)置檢查，還可以編寫自定義設(shè)計(jì)規(guī)則檢查。

表1 是應(yīng)該在PCB Layout 的不同階段使用EMC 分析來檢查的項(xiàng)目示例。

請(qǐng)注意，某些情況下，需要在PCB Layout 的多個(gè)階段檢查同一項(xiàng)目。但這并不意味著將同一參數(shù)檢查兩次，而是隨著設(shè)計(jì)的進(jìn)展，可能需要重復(fù)進(jìn)行分析。例如，考慮網(wǎng)絡(luò)的最大過孔數(shù)。完成關(guān)鍵網(wǎng)絡(luò)布線后的分析結(jié)果，在設(shè)計(jì)周期后期添加電源和接地平面以及非關(guān)鍵網(wǎng)絡(luò)之后可能會(huì)發(fā)生變化。

HyperLynxDRC 提供的EMC 分析結(jié)果非常準(zhǔn)確，可以實(shí)現(xiàn)從結(jié)果到Layout 的交互顯示，并提供關(guān)于如何糾正問題的建議。基本規(guī)則很少需要任何設(shè)置，但更高級(jí)的規(guī)則確實(shí)需要一些設(shè)置。因此，更好的結(jié)果在一定程度上取決于設(shè)計(jì)團(tuán)隊(duì)的EMC 專業(yè)知識(shí)。

總結(jié)

對(duì)于大多數(shù)工程師和設(shè)計(jì)人員來說，最大的成就莫過于在首次制造期間便生產(chǎn)出能夠以全速可靠工作，并且噪聲足夠低，無需使用昂貴的屏蔽和濾波便能通過EMC 合規(guī)性測(cè)試的產(chǎn)品。實(shí)現(xiàn)電磁兼容性是個(gè)重要的設(shè)計(jì)里程碑。HyperLynx DRC 將EMC 分析左移并嵌入到PCB 設(shè)計(jì)工具中，大幅降低了完成制造后出現(xiàn)EMC 合規(guī)性故障的可能性。

正如本文所討論的，添加自動(dòng)EMC 分析不應(yīng)該是個(gè)孤立事件，而應(yīng)該是在PCB Layout 的適當(dāng)階段發(fā)生的一系列事件，從而幫助指導(dǎo)工程師和設(shè)計(jì)人員獲得具有更好的EMC 性能的物理實(shí)現(xiàn)。在工程師與分析之間建立這種直接關(guān)系，意味著可以在PCBLayout 流程的每個(gè)階段應(yīng)用支持EMC 合規(guī)性的關(guān)鍵設(shè)計(jì)決策。

在PCBLayout 流程中應(yīng)用的每次EMC 分析左移，都能實(shí)現(xiàn)效率提升。任何左移計(jì)劃的最終目的都是讓設(shè)計(jì)系統(tǒng)能夠使用EMC 規(guī)則支持設(shè)計(jì)即正確的方法，以消除代價(jià)高昂的設(shè)計(jì)后迭代。

總之，通過使用HyperLynxDRC 將自動(dòng)EMC 分析添加到PCBLayout，工程師和PCB 設(shè)計(jì)人員將能夠：

■ 設(shè)計(jì)具有正確EMC 性能的物理實(shí)現(xiàn)

■ 減少對(duì)制造后EMC 分析的依賴

■ 提高在首次制造期間通過EMC 合規(guī)性測(cè)試的可能性

■ 自動(dòng)執(zhí)行主觀、耗時(shí)而且可能容易出錯(cuò)的手動(dòng)過程

■ 減少或消除設(shè)計(jì)周期后期的返工。

當(dāng)然，以上優(yōu)勢(shì)還只是初期可以實(shí)現(xiàn)的優(yōu)勢(shì)。與任何新技術(shù)一樣，轉(zhuǎn)型將會(huì)分階段進(jìn)行。最初，設(shè)計(jì)團(tuán)隊(duì)可能只關(guān)注一些精選的最關(guān)鍵、最容易出錯(cuò)和導(dǎo)致誤解的基本規(guī)則。隨著設(shè)計(jì)團(tuán)隊(duì)逐漸熟悉HyperLynxDRCEMC 規(guī)則檢查，他們肯定也會(huì)努力強(qiáng)化其流程，從而提高相關(guān)產(chǎn)品的時(shí)效性、準(zhǔn)確性和質(zhì)量。

目的是持續(xù)改進(jìn)流程。最后，將自動(dòng)EMC 分析添加到PCB Layout 對(duì)于產(chǎn)品開發(fā)團(tuán)隊(duì)和制造團(tuán)隊(duì)來說都是一個(gè)勝利，它能提高質(zhì)量，降低成本并縮短產(chǎn)品上市時(shí)間。
責(zé)任編輯；zl