高速電路的電磁兼容分析與設(shè)計(jì)

　　電磁兼容性是指電氣和電子系統(tǒng)及設(shè)備在特定的電磁環(huán)境中，在規(guī)定的安全界限內(nèi)以設(shè)定的等級運(yùn)行時，不會由于外界的電磁干擾而引起損壞或?qū)е滦阅軔夯讲豢赏炀鹊某?度，同時它們本身產(chǎn)生的電磁輻射不大于檢定的極限電平，不影響其他電子設(shè)備或系統(tǒng)的正常運(yùn)行，以達(dá)到設(shè)備與設(shè)備、系統(tǒng)與系統(tǒng)之間互不干擾、共同可靠地工作的目的。

　　1 電磁兼容產(chǎn)生的因素

　?。?）電阻的頻率特性。在數(shù)字電路中，電阻的主要作用在于限流和確定固定電平，在高頻電路中，存在于電阻兩端的高頻寄生電容會對正常的電路特性造成破壞。同樣電阻的引腳電感對電路的EMC影響很大。

　?。?）電容的頻率特性。電容器一般應(yīng)用在電源總線，它提供去耦合、旁路和維持固定的直流電壓和電流的作用。但是在高頻電路中，當(dāng)電路的工作頻率超過了電容的自諧振頻率時，其寄生電感將使電容表現(xiàn)為電感特性，從而失去原有的功能并影響電路的工作性能。

　　（3）電感的頻率特性。電感器是用來控制PCB內(nèi)的EMI。當(dāng)電路的工作頻率增加時，電感的等效阻抗會隨著頻率的增加而增大，當(dāng)電路的工作頻率超過電感的工作頻率上限時，電感將會影響電路的正常工作。

　?。?）導(dǎo)線的頻率特性。PCB上的走線和元器件的引腳導(dǎo)線都有寄生電感和電容，這些寄生電感和電容會影響到導(dǎo)線的頻率特性，從而有可能在元器件和導(dǎo)線之 間產(chǎn)生諧振，致使導(dǎo)線成為電磁干擾的重要發(fā)射天線。通常，導(dǎo)線在低頻段表現(xiàn)為電阻特性，在高頻段則表現(xiàn)為電感特性，因此在PCB上，導(dǎo)線的長度一般要求小 于工作頻率波長的二十分之一，以避免導(dǎo)線成為電磁干擾的發(fā)射源。

　?。?）靜電。靜電放電問題已經(jīng)成為電子產(chǎn)品的一大公害，可能給產(chǎn)品帶來永久性的損壞，因此在產(chǎn)品設(shè)計(jì)中，必須采取相應(yīng)的靜電防護(hù)措施。常用的防靜電措施包括選擇具有防靜電材料，采用電氣隔離措施，提高產(chǎn)品的絕緣強(qiáng)度以及設(shè)置良好的靜電屏蔽層和泄放通道等。

　?。?）電源。隨著高頻開關(guān)電源的廣泛應(yīng)用和電力系統(tǒng)負(fù)荷的不斷增加，電源對產(chǎn)品的干擾問題逐漸成為影響產(chǎn)品EMC特性的一個重要因素。因此，一些易受干 擾的敏感設(shè)備已經(jīng)不直接采用交流供電而改用直流供電，這樣雖然增加了系統(tǒng)的復(fù)雜性和成本，但是有效提高了系統(tǒng)工作的穩(wěn)定性。

　?。?）雷電。雷電實(shí)質(zhì)上是一種正負(fù)電荷中和的強(qiáng)靜電放電過程，由此產(chǎn)生的強(qiáng)電磁脈沖導(dǎo)致各種電子設(shè)備受損的主要原因。雷電對電子設(shè)備的影響包括直擊雷和 感應(yīng)雷兩種，現(xiàn)在各種室內(nèi)使用的電子設(shè)備，一般不容易遭受直擊雷的影響，但是依然容易受到感應(yīng)雷的損害。為了確保電子設(shè)備的安全運(yùn)行，必須對電子設(shè)備進(jìn)行 防雷擊保護(hù)。常用的防雷措施包括設(shè)置避雷針、安裝避雷器和避雷線等。

　　2 電磁兼容產(chǎn)生的要素

　　理論和實(shí)踐的研究證明，不管復(fù)雜系統(tǒng)還是簡單裝置，任何一個電磁干擾的發(fā)生必須具備三個基本條件：存在一定的干擾源、有干擾的完整耦合通道、有被干擾對象的響應(yīng)。

　　2．1 電磁干擾源

　　電磁干擾源指產(chǎn)生電磁干擾的任何元件、器件、設(shè)備、系統(tǒng)或自然現(xiàn)象。高頻電路對電磁干擾尤為敏感，因而需要采取多種措施來抑制電磁干擾。經(jīng)過理論與實(shí)驗(yàn)分析得知：高頻電路中，電磁干擾主要來自以下幾個方面：

　?。?）器件工作的噪聲干擾

　?。╝）數(shù)字電路工作時產(chǎn)生電磁干擾。

　　（b）信號電壓、電流變化產(chǎn)生的電磁場干擾。

　?。?）高頻信號噪聲干擾

　　（a）串?dāng)_：是指一個信號在傳輸通道上傳輸時，因電磁耦合而對相鄰的傳輸線產(chǎn)生不期望的影響，在被干擾信號表現(xiàn)為被注入了一定的耦合電壓和耦合電流。過大的串?dāng)_可能引起電路的誤觸發(fā)、時序延時，導(dǎo)致系統(tǒng)無法正常工作。

　?。╞）回波損耗：當(dāng)高頻信號在電纜及通信設(shè)備中傳輸時，遇到波阻抗不均勻點(diǎn)時，就會對信號形成反射，這種反射不但導(dǎo)致信號的傳輸損耗增大，并且會使傳輸信號畸變，對傳輸性能影響很大。

　　（3）電源噪聲干擾

　　PCB中的電源噪聲主要由電源自身產(chǎn)生或受擾感應(yīng)的噪聲組成，主要表現(xiàn)為：①電源本身所固有的阻抗所導(dǎo)致的分布噪聲；②共模場干擾；③差模場干擾；④線間干擾；⑤電源線耦合。

　　（4）地線噪聲干擾

　　由于地線上存在電阻、阻抗，當(dāng)電流通過地線時，就會產(chǎn)生壓降，當(dāng)電流足夠大或工作頻率足夠高時，這個壓降會大到足以對電路造成干擾。地線導(dǎo)致的噪聲干擾主要包括地線環(huán)路干擾和公共阻抗耦合干擾。

　?。╝）地線環(huán)路干擾：當(dāng)多個功能單元連接在地線上時，如果地線中的電流足夠大，則會在設(shè)備間的連接電纜上產(chǎn)生壓降。由于各個電路間的電氣特性不平衡，每 根導(dǎo)線上的電流會不同，因此產(chǎn)生差模電壓，從而對電路造成影響。此外外部電磁場也有可能在地線環(huán)路中感應(yīng)出電流，從而導(dǎo)致干擾。

　?。╞）公共阻抗耦合干擾；當(dāng)多個功能單元公用同一段地線時，由于地線阻抗的存在，各個單元的地電位之間會發(fā)生相互調(diào)制，從而導(dǎo)致各個單元信號間相互耦合產(chǎn)生干擾，在高頻電路中，電路處于高頻工作狀態(tài)，地線阻抗往往較大，此時的公共阻抗耦合干擾尤其明顯。

　　消除公共阻抗耦合的途徑有兩個：一個是減小公共地線部分的阻抗，這樣公共地線上的電壓也隨之減小，從而控制公共阻抗耦合。另一個方法是通過適當(dāng)?shù)慕拥胤?式避免容易相互干擾的電路共用地線，一般要避免強(qiáng)電電路和弱電電路共用地線，數(shù)字電路和模擬電路共用地線。如前所述，減小地線阻抗的核心問題是減小地線的 電感。這包括使用扁平導(dǎo)體做地線，用多條相距較遠(yuǎn)的并聯(lián)導(dǎo)體作接地線。對于印刷線路板，在雙層板上布地線網(wǎng)格能夠有效地減小地線阻抗，在多層板中專門用一 層做地線雖然具有很小的阻抗，但這會增加線路板的成本。通過適當(dāng)接地方式避免公共阻抗的接地方法是并聯(lián)單點(diǎn)接地，并聯(lián)接地的缺點(diǎn)是接地的導(dǎo)線過多。因此在 實(shí)際中，沒有必要所有電路都并聯(lián)單點(diǎn)接地，對于相互干擾較少的電路，可以采用串聯(lián)單點(diǎn)接地。例如，可以將電路按照強(qiáng)信號，弱信號，模擬信號，數(shù)字信號等分 類，然后在同類電路內(nèi)部用串聯(lián)單點(diǎn)接地，不同類型的電路采用并聯(lián)單點(diǎn)接地。

　　2．2 抑制耦合通道

　　高速電路中電磁干擾的主要耦合通道包括輻射耦合、傳導(dǎo)耦合、電容耦合、電感耦合、電源耦合以及地線耦合等。

　　對于輻射耦合來說，其主要抑制方法是采取電磁屏蔽，將干擾源與敏感對象有效隔離。

　　對于傳導(dǎo)耦合來說，其主要的方法是在信號布線的時候，合理安排高速信號線的走向。輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行，以免發(fā)生信號反饋或串?dāng)_，可在 兩條平行線間增設(shè)一條地線加以隔離。對于外連信號線來說，應(yīng)盡量縮短輸入引線，提高輸入端阻抗。對模擬信號輸入線最好加以屏蔽，當(dāng)板上信號導(dǎo)線阻抗不匹配 時，會導(dǎo)致信號反射，當(dāng)印制導(dǎo)線較長時，線路電感會導(dǎo)致減幅振蕩。通過串入阻尼電阻（阻值通常取22～2 200 hm，典型值為470 hm），可有效抑制振蕩，增強(qiáng)抗干擾能力，改善波形。

　　對于電感、電容的耦合干擾來說，可采用如下兩個方面進(jìn)行抑制：一方面是選擇合適的 元器件，對于電感電容，應(yīng)該根據(jù)不同元器件的頻率特性來選擇，對于其他元器件，則應(yīng)選擇寄生電感、電容較小的器件。另一方面是合理地進(jìn)行布局和布線，要盡 量避免長距離平行布線，電路中電氣互連點(diǎn)間的布線力求最短。信號（特別是高頻信號）線的拐角應(yīng)設(shè)計(jì)成45度走向或稱圓形、圓弧形，切忌畫成小于或等于90 度角度形狀。相鄰布線面導(dǎo)線采取相互垂直、斜交或彎曲走線的形式以減少過孔的寄生電容和電感，過孔和管腳之間的引線越短越好，并可以考慮并聯(lián)打多個過孔或 微型過孔以減少等效電感。選用元器件封裝時，應(yīng)選擇標(biāo)準(zhǔn)封裝，以減少因封裝不匹配而導(dǎo)致的引線阻抗及寄生電感。

　　對于電源耦合以及地耦合 來說，首先應(yīng)注意降低電源線和地線阻抗，對公共阻抗、串?dāng)_和反射等引起的波形畸變和振蕩現(xiàn)象需采取必須措施。在各集成電路的電源和地線間分別接入旁路電容 以縮短開關(guān)電流的流通途徑。將電源線和地線設(shè)計(jì)成格子形狀，而不用梳子形狀，這是因?yàn)楦褡訝钅茱@著縮短線路環(huán)路，降低線路阻抗，減少干擾。當(dāng)印制電路板上 裝有多個集成電路，且部分元件功耗較大，地線出現(xiàn)較大電位差，形成公共阻抗干擾時，宜將地線設(shè)計(jì)成封閉環(huán)路，這種環(huán)路無電位差，具有更高的噪聲容限。應(yīng)盡 量縮短引線，將各集成電路的地以最短距離連到電路板的入口地線，降低印制導(dǎo)線產(chǎn)生的尖峰脈沖。讓地線、電源線的走向與數(shù)據(jù)傳輸方向一致，以提高電路板的噪 聲容限。盡量采用多層印制電路板，降低接地電位差，減少電源線阻抗和信號線間串?dāng)_。當(dāng)沒有多層板而不得不使用雙面板時，必須盡量加寬地線線條，通常地線應(yīng) 加粗到可通過3倍于導(dǎo)線實(shí)際流過的電流量為宜，或采用小型母線方式，將公共電源線和地線盡量分布于印制板兩面的邊緣。在電源母線插頭處接入 1μF～10μF的鉭電容器進(jìn)行去耦，并在去耦電容并聯(lián)一個0．01 μF～0．1μF的高頻陶瓷電容器。

　　2．3 保護(hù)敏感對象

　　對敏感對象的保護(hù)主要集中在兩個方面，一方面是切斷敏感對象與電磁干擾之間的通道。另一方面就是降低敏感對象的敏感度。

　　電子設(shè)備的敏感度是一柄雙刃劍，一方面使用者希望電子裝置的靈敏度高，以提高對信號的接受能力；另一方面，靈敏度高也意味著受噪聲影響的可能性越大。因此電子設(shè)備的敏感度應(yīng)根據(jù)具體情況來確定。

　　對于模擬電子設(shè)備來說，通常采用的方法是采用優(yōu)選電路，比如設(shè)計(jì)低噪聲電路、減少帶寬、抑制干擾傳輸、平衡輸入、抑制干擾及選用高質(zhì)量電源等。通過這些方法可以有效降低電子設(shè)備對電磁干擾的敏感度，提高設(shè)備的抗干擾能力。

　　對于數(shù)字式電子設(shè)備來說，應(yīng)在工作指標(biāo)許可的情況下，采用直流噪聲容限高的數(shù)字電路，例如CMOS數(shù)字電路的直流噪聲容限遠(yuǎn)高于TTL數(shù)字電路的直流噪 聲容限；在工作指標(biāo)許可的情況下，盡量采用開關(guān)速度低的數(shù)字電路，因?yàn)殚_關(guān)速度越高，由它引起的電壓或電流的變化也就越快，從而越容易產(chǎn)生電路間的耦合干 擾；在電路可接受的前提下，盡可能提高門檻電壓，利用在電路前設(shè)置分壓器或穩(wěn)壓管的方法來提高門檻電壓；采用負(fù)載阻抗匹配的措施，即使負(fù)載阻抗等于信號線 的波阻抗，消除數(shù)字信號在傳輸過程中由于折射和反射的作用而產(chǎn)生的畸變。通常情況下，對敏感對象的保護(hù)需要與對干擾源的屏蔽以及對耦合通道的抑制結(jié)合起來 使用，并且需要在實(shí)踐中根據(jù)實(shí)際情況進(jìn)行反復(fù)實(shí)驗(yàn)，以達(dá)到最好的防護(hù)效果。

　　總結(jié)

　　高速電路板的電磁兼容分析與設(shè)計(jì)是一個系統(tǒng)性很強(qiáng)的工作，需要大量的工作經(jīng)驗(yàn)積累。電磁兼容設(shè)計(jì)是關(guān)系電子系統(tǒng)是否能實(shí)現(xiàn)功能、滿足設(shè)計(jì)指標(biāo)的關(guān)鍵之一，隨著電子系統(tǒng)的復(fù)雜程度增加，工作頻率增高，電磁兼容設(shè)計(jì)在電子設(shè)計(jì)中的地位將越來越突出，越來越重要。