頻譜監(jiān)測與信號智能系統(tǒng)的系統(tǒng)組件詳解

頻譜監(jiān)測和信號智能涉及使用工具和技術(shù)來分析無線電頻譜。頻譜監(jiān)測為用戶、監(jiān)管機構(gòu)及情報小組提供了關(guān)于頻譜正在如何被使用的有用信息。從監(jiān)管的角度來看，頻譜監(jiān)測可確保頻譜使用者遵守當?shù)胤ㄒ?guī)和許可參數(shù)，以盡量減少頻譜使用者之間的相互干擾。通信供應(yīng)商或頻譜發(fā)出者可以執(zhí)行監(jiān)視任務(wù)來確保系統(tǒng)的正確運行或者解決干擾問題。另外，頻譜監(jiān)測也為希望了解射頻環(huán)境特性的情報機構(gòu)提供有價值的信息，幫助這些機構(gòu)收集信息來支持各項任務(wù)的執(zhí)行。

1. 簡介

許多頻譜監(jiān)測和信號智能應(yīng)用可能需要連續(xù)實時地進行通信數(shù)據(jù)處理。一個常用的技術(shù)是將采集的射頻頻譜與預期的頻率掩模進行對比來監(jiān)測未預期傳輸?shù)纳漕l頻譜。傳統(tǒng)的掃頻方式以測量系統(tǒng)采集和處理數(shù)據(jù)的頻率進行該對比，但是數(shù)據(jù)處理的限制卻導致需要監(jiān)測的RF頻段不能被連續(xù)監(jiān)測。這可能會造成GSM或WiMAX等基于分組的通信方案能夠避開檢測，因為分析儀在掃描這些通信方案頻率的時候可能沒有信號傳輸。

基帶數(shù)字化儀的基帶I / Q數(shù)據(jù)可通過PCI Express總線傳輸回數(shù)字化儀的主控制器進行數(shù)據(jù)處理?，F(xiàn)代多核處理器，如NI PXIe- 8106嵌入式控制器的多核處理器，可以對數(shù)據(jù)進行縮放、加窗和傅立葉變換，并以大于2.5 MS / s的速率將該數(shù)據(jù)與頻率掩模進行對比，從而有效地監(jiān)控多達10 MHz的RF帶寬。對于需要更大帶寬或者需要控制器CPU來實現(xiàn)其他功能的應(yīng)用，現(xiàn)場可編程門陣列(FPGA)可以執(zhí)行相同的處理，甚至速率更快。例如，NI PXIe- 5641R IF收發(fā)儀能夠以每秒超過50,000次FFT的平均速率執(zhí)行八次復雜的同步1024點快速傅里葉變換(FFT) 。這一速率足以持續(xù)監(jiān)測20MHz的實時帶寬。您可以通過DMA將數(shù)據(jù)從設(shè)備傳輸?shù)街鳈C再返回至另一個設(shè)備 ，這并不會明顯增加總線或CPU的負擔 。因此，這一架構(gòu)用于進行基帶數(shù)據(jù)處理是可行的。這些技術(shù)結(jié)合GPS同步和觸發(fā)、與其他儀器的集成和小巧的組成結(jié)構(gòu)等其他PXI特性，使得PXI成為頻譜監(jiān)測和信號智能的理想解決方案。

2. 支持FPGA的頻譜監(jiān)測和信號智能系統(tǒng)

NI PXIe- 5641R RIOIF收發(fā)儀可與NI PXI -5600下變頻器和NI 8260高速數(shù)據(jù)存儲模塊相結(jié)合，用于持續(xù)監(jiān)測和記錄RF頻譜。借助這些儀器的組合，您可在PXI平臺上搭建支持FPGA的頻譜監(jiān)控或信號智能系統(tǒng)，覆蓋從250 kHz至2.7 GHz的頻率，實時帶寬可達20 MHz。NI PXIe- 5641R具有兩個獨立的14位100 MS / s模數(shù)轉(zhuǎn)換器(ADC) ，內(nèi)置20 MHz帶寬數(shù)字下變頻器。該架構(gòu)可有效地將I / Q數(shù)據(jù)提供給模塊的Virtex -5 SX95T FPGA，繼而借助NI LabVIEW FPGA模塊實現(xiàn)分析、解調(diào)和信號處理任務(wù)。對于連續(xù)記錄，可將每個FPGA模塊的20MHz射頻帶寬數(shù)據(jù)（100 MB /秒）連續(xù)數(shù)小時傳輸至基于RAID的硬盤（如NI 8260）?；贚abVIEW和LabVIEW FPGA的可配置性，您可以對NI PXIe- 5641R進行編程，從而在硬件上進行實時信號分析和事件檢測。本節(jié)探討了這一支持FPGA的頻譜監(jiān)測與信號智能系統(tǒng)的系統(tǒng)組件。圖1顯示了NI PXIe- 1075機箱內(nèi)的各個硬件組件。

圖1. 基于PXI的頻譜監(jiān)測和信號智能系統(tǒng)

如需查看頻譜監(jiān)測應(yīng)用，請訪問頻譜監(jiān)測視頻演示頁面。

收發(fā)儀

NI PXIe-5641R包含一個帶寬為20MHz且與Xilinx Virtex-5 SX95T FPGA相連接的中頻(IF)收發(fā)儀。Xilinx Virtex-5 SX95T FPGA針對DSP進行了優(yōu)化，可使用LabVIEW FPGA模塊對其進行編程，它能夠在硬件中以高速率低延遲執(zhí)行復雜的解調(diào)和信號處理任務(wù)，適用于需要迅速反應(yīng)和高輸入信號帶寬的應(yīng)用。NI PXIe-5641R具有兩路中頻輸入和輸出，與模擬上變頻器和下變頻器相連接。

圖2. NI PXIe-5641R RIO IF收發(fā)儀

下變頻器

NI PXI-5600能夠以高達20 MHz的帶寬接收9 kHz-2.7 GHz射頻信號，然后將其下變頻至15 MHz的中頻信號，從而能夠與NI PXIe-5641R完美地相集成。其超外差架構(gòu)確保了帶外信號并不會犧牲輸入動態(tài)范圍。您可選擇多達兩個下變頻器，通過NI PXIe-5641的兩個IF輸入分別調(diào)諧至不同的RF頻率。PXI-5600是一款緊湊的雙槽3U PXI模塊。

圖3. NI PXI-5600下變頻器