新版LabVIEW FPGA從三個(gè)方面優(yōu)化你的測(cè)試系統(tǒng)設(shè)計(jì)

龐大的IP庫(kù)、高逼真模擬器，以及更加方便的調(diào)試使新型LabVIEW FPGA完美滿(mǎn)足復(fù)雜現(xiàn)代設(shè)備的要求。

從低等待時(shí)間的被測(cè)設(shè)備（DUT）控制一直到高性能信號(hào)處理，測(cè)試系統(tǒng)使用基于FPGA的硬件會(huì)有很多的益處。多年以來(lái)，開(kāi)發(fā)人員一直通過(guò)LabVIEW FPGA模塊將FPGA集成到系統(tǒng)中，以縮短測(cè)試時(shí)間和提高總體測(cè)量性能。最近，軟件平臺(tái)進(jìn)一步發(fā)展，以滿(mǎn)足一些最復(fù)雜應(yīng)用的要求，包括通過(guò)軟件設(shè)計(jì)的RF儀器。

憑借此發(fā)展，LabVIEW FPGA集成了最前沿的技術(shù)，同時(shí)保持一個(gè)高效率軟件環(huán)境，這樣，測(cè)試開(kāi)發(fā)人員能夠更加高效和有效地設(shè)計(jì)、激勵(lì)和調(diào)試高吞吐量測(cè)試系統(tǒng)。通過(guò)這些改進(jìn)，最新版本LabVIEW FPGA明顯優(yōu)于其他FPGA設(shè)計(jì)工具。

1. 圖形化抽象

對(duì)于復(fù)雜測(cè)試系統(tǒng)，傳統(tǒng)開(kāi)發(fā)方法需要使用硬件描述語(yǔ)言（HDL）等低層次軟件工具，既費(fèi)時(shí)又乏味。為了幫助開(kāi)發(fā)人員快速完成系統(tǒng)，LabVIEW FPGA提供了一種圖形化編程語(yǔ)言，抽象出I/O接口和數(shù)據(jù)通信等復(fù)雜內(nèi)容。例如，LabVIEW FPGA為DMA傳輸提供了圖形配置程序塊，從而您能夠在FPGA設(shè)備與主機(jī)之間快速完成數(shù)據(jù)流傳輸。

由于LabVIEW FPGA抽象出I/O，所以您能夠快速完成一些最高性能硬件的接口和自定義，以進(jìn)行實(shí)時(shí)信號(hào)處理和控制，包括 FlexRIO和全球第一款矢量信號(hào)收發(fā)器（VST）。

2. 可復(fù)用代碼生態(tài)系統(tǒng)

為在FPGA設(shè)計(jì)期間提高軟件開(kāi)發(fā)效率，必須實(shí)現(xiàn)有效的代碼重用。不論從零開(kāi)始開(kāi)發(fā)應(yīng)用程序，還是使用新推出的儀器驅(qū)動(dòng)FPGA擴(kuò)展模塊對(duì)預(yù)先寫(xiě)好的屬性進(jìn)行修改，您都可以從可重用代碼塊的大型生態(tài)系統(tǒng)中獲益，這些代碼塊通常稱(chēng)為知識(shí)產(chǎn)權(quán)簡(jiǎn)稱(chēng)為IP。LabVIEW FPGA IP可以在相應(yīng)產(chǎn)品里或者ni.com/ipnet中獲得。利用LabVIEW，您可以訪(fǎng)問(wèn)NI和Xilinx開(kāi)發(fā)的IP，包括基本函數(shù)IP，如累加器、DSP算法、高吞吐量計(jì)算，和具體行業(yè)IP，如視頻解碼等。在使用產(chǎn)品自帶IP進(jìn)行編程時(shí)，您只需要將IP塊拖放到LabVIEW FPGA程序框圖上，然后通過(guò)配置對(duì)話(huà)框進(jìn)行參數(shù)配置即可。

如果您想要重用以VHDL或Verilog編寫(xiě)的IP，則可使用IP集成節(jié)點(diǎn)或者組件級(jí)IP（CLIP）節(jié)點(diǎn)等工具，將第三方IP集成到應(yīng)用程序中。利用這些工具，您可以在線(xiàn)執(zhí)行IP，或者與LabVIEW FPGA應(yīng)用并行執(zhí)行。不論IP源是什么——LabVIEW FPGA、Xilinx或者第三方——LabVIEW就像是系統(tǒng)的粘合劑，將一切均包含在一個(gè)應(yīng)用程序之下。

3. 快速開(kāi)發(fā)算法

盡管代碼重用能夠節(jié)省您很多開(kāi)發(fā)時(shí)間，然而，一些應(yīng)用程序要求提供的專(zhuān)用IP無(wú)處可尋。如果必須設(shè)計(jì)自己的IP，則應(yīng)盡量在編譯之前找出實(shí)現(xiàn)中的錯(cuò)誤。最新LabVIEW FPGA版本內(nèi)置仿真能力和調(diào)試工具，包括若干改善編程體驗(yàn)的新功能。

在開(kāi)發(fā)濾波器等LabVIEW FPGA程序塊時(shí)，您可以在桌面電腦上運(yùn)行程序以快速驗(yàn)證功能，并且能夠訪(fǎng)問(wèn)數(shù)百個(gè)數(shù)學(xué)和分析庫(kù)。另外，您還可以使用高亮執(zhí)行、斷點(diǎn)、探測(cè)器等核心LabVIEW調(diào)試功能進(jìn)行算法調(diào)試。

在準(zhǔn)備好用位真(bit true simulation)仿真器進(jìn)一步驗(yàn)證算法之后，您只需要一次點(diǎn)擊即可將VI執(zhí)行從桌面更改為內(nèi)置FPGA模擬器。過(guò)去數(shù)年中，NI已經(jīng)提高了內(nèi)置模擬器的逼真度，因此您在編譯之前，可以在模擬上多花一些時(shí)間。利用LabVIEW 2013 FPGA的最新波形探測(cè)器功能，您可以在一張波形圖上觀(guān)察各個(gè)信號(hào)的相對(duì)關(guān)系和歷史，從而提高了仿真體驗(yàn)。

最后，您可以通過(guò)創(chuàng)建測(cè)試臺(tái)，并將結(jié)果與桌面IP的輸出進(jìn)行比較來(lái)驗(yàn)證LabVIEW FPGA IP。當(dāng)在模擬器上執(zhí)行，以及在硬件上執(zhí)行時(shí)，該測(cè)試臺(tái)也可以與IP接口。

憑借高集成度開(kāi)發(fā)環(huán)境、大型IP庫(kù)生態(tài)系統(tǒng)、高逼真度模擬器，以及最新調(diào)試功能，LabVIEW 2013 FPGA幫助測(cè)試開(kāi)發(fā)人員更加高效和有效地設(shè)計(jì)測(cè)試系統(tǒng)，解決了現(xiàn)代設(shè)備越來(lái)越復(fù)雜的困難。