基于電力網(wǎng)通信芯片的量產(chǎn)測試研究[圖]

集成電路測試是對集成電路或模塊進行檢測，通過測量對于集成電路的輸出響應和預期輸出進行比較，以確定或評估集成電路元器件功能和性能的過程。它是驗證設計、監(jiān)控生產(chǎn)、保證質量、分析失效以及指導應用的重要手段。按測試的目的不同，可將測試分為三類：驗證測試、生產(chǎn)測試和使用測試。本文主要討論的內容是生產(chǎn)測試。生產(chǎn)測試的基本目的是識別有缺陷的芯片，并防止它們流出制造片進入下一級生產(chǎn)過程，以節(jié)約整體成本。

由于集成電路的集成度不斷提高，測試的難度和復雜度也越來越高，當前大規(guī)模集成電路生產(chǎn)測試已經(jīng)完全依賴于自動測試設備(Auto matic Test Equipment，ATE)。測試工程師的任務就是根據(jù)被測器件(Device Under Test，DUT)的產(chǎn)品規(guī)范(Specification)要求制定測試方案(Test Plan)，并利用ATE的軟、硬件資源對DUT施加激勵信號、收集響應，最后將輸出響應與預期要得到的信號進行對比或計算得出測試結果，最終判斷芯片能否符合最初設計要求以決定出廠或丟棄。測試失效的芯片可收集返回給生產(chǎn)廠家，分析失效原因以提高良率。按照測試方案，將芯片測試分為晶圓測試(中測，也叫CP測試)和封裝測試(成測，也叫FT測試)。其中FT測試也是就芯片成品的最后一次測試，用來保證芯片的出廠品質；而CP測試主要是在芯片量產(chǎn)初期，晶圓良率不高時，為了減少對失效芯片進行封裝的費用而進行的測試，同時CP測試的結果還可以反饋給晶圓廠家進行工藝調整，以提高良率。其ATE的測試程序流程圖如圖1所示。

　　圖中CP測試程序的三部分Contact、Sean、BIST都與FT測試程序中此三部分一致，不同的是錯誤處理(Fail deal)部分的處理不同。CP測試中DUT是整個晶圓，未通過測試的芯片可以通過打墨點或是機器記錄位置的方式標記出，待晶圓劃片時，把錯誤芯片分類挑出，稱為分BIN。在FT測試中，因為是已經(jīng)封裝完成的芯片，所以當芯片未通過測試時，直接通過機械手(Handler)將錯誤芯片丟棄或分類。FT測試為了充分利用ATE測試資源，采用了四同測的方式；而CP測試是量產(chǎn)初期過渡項目，為了節(jié)約探針卡制作成本，采用單測方式。

1 項目測試描述

1．1 Contact測試

利用被測管腳與地之間的二極管進行連接性測試。施加電流使二極管導通，正常連接時管腳上的電壓值應為二極管管壓降。如圖2所示。其管腳與電源之間的連接性測試原理與此相同。

　　為了防止二極管電壓偏差和電壓測量時的誤差等影響引入不必要的量產(chǎn)損失，在實際測試中的判決電壓值為：對地連接性-1～0．1 V，對電源連接性0．1～1V。

1．2 BIST，Scan測試

BIST與Scan的測試方式基本相同，都是對芯片輸入一測試向量然后比對輸出向量的檢測。測試向量(pattern)由后端仿真得出的波形產(chǎn)生(WGL，Wave Generation Language)文件轉換而來。BIST作為普通功能測試，施加激勵，對輸出進行判斷。雖然Sean測試是結構性測試，但對于ATE而言，其測試方法與功能測試并無區(qū)別，只是Scan測試可以較少的測試向量達到較高的測試覆蓋率。ATE功能測試原理如圖3所示。

1．3 ADC測試

根據(jù)測試方案，使用ATE的模擬波形發(fā)生單元(HLFG)產(chǎn)生一頻率約為132 kHz的正弦信號作為DUT的模擬輸入，芯片的數(shù)字碼輸出由ATE的DCAP模塊采樣并保存在內存中。測試程序再對DCAP保存的數(shù)據(jù)進行FFT分析，計算得到SNR參數(shù)，并由SNR的值判斷DUT是否通過A/D測試。

A/D測試原理如圖4所示。

　　DCAP在ADC測試中對芯片數(shù)字輸出進行采樣時需要一測試向量文件來控制其采樣時間，主要為了等待HLFG模塊穩(wěn)定工作，以免DUT的輸入不正確導致ADC測試故障。

1．4 D/A測試方法

測試開發(fā)時用程序編寫生成一數(shù)字序列作為DAC測試時的輸入向量。按照測試方案該數(shù)字序列為2．5MHz采樣132kHz信號，8比特量化。 ATE按照此向量文件產(chǎn)生8位數(shù)字信號作為待測DAC的輸入，DUT的模擬輸出被ATE的模擬波形采樣模塊(HLFD)采樣。測試程序對HLFD采樣結果進行FFT運算得到SNR參數(shù)，并由SNR的值判斷DUT是否通過DAC測試。其D/A功能測試原理如圖5所示。

2 程序調試及使用中的問題及解決方法

2．1 ADC測試中的時鐘問題

在現(xiàn)場調試ADC測試程序時，程序運行完畢發(fā)現(xiàn)SNR為負值，用ATE的System view發(fā)現(xiàn)DCAP已經(jīng)采樣得到數(shù)據(jù)，且其頻譜為一單頻點(正弦信號)。