電子發(fā)燒友App
若要說2018以及未來五年最受矚目的半導體制程技術，除了即將量產的7奈米FinFET尖端制程，以及預計將全面導入極紫外光(EUV)微影技術的5奈米制程節(jié)點，各家晶圓代工業(yè)者著眼于應用廣泛、無所不包的物聯(lián)網(IoT) 市場對低功耗、低成本組件需求而推出的各種中低階制程技術選項，也是產業(yè)界的關注焦點。
例如晶圓代工龍頭臺積電(TSMC)的16與12奈米FFC (FinFET Compact Technology)、22奈米超低功耗(ULP)、28奈米HPC/HPC+，以及40奈米ULP、55奈米ULP與低功耗(LP) 等邏輯制程，還有英特爾(Intel)的22奈米低功耗FinFET (22FFL)制程、GlobalFoundries的28奈米HPP (High Performance Plus)/SLP (Super Low Power)、 22FDX制程，以及三星電子(Samsung)的28奈米FDSOI、LPP、LPH... 等等，都是適合廣泛物聯(lián)網應用市場需求特性的解決方案。
其中GlobalFoundries的FDX系列制程與Samsung的FD-SOI制程，與其他競爭方案之間的最大差異，就在于采用了無論是英文或中文讀來都十分拗口的「全空乏絕緣上覆硅」(Fully Depleted Silicon On Insulator，F(xiàn)D-SOI)技術；該技術早在2011年就由SOI產業(yè)聯(lián)盟(SOI Industry Consortium)、意法半導體(ST)以及其研發(fā)伙伴IBM、GlobalFoundries、 三星等率先在業(yè)界推廣，號稱在28奈米與20 (22)奈米節(jié)點能達到由英特爾、臺積電等支持的新一代FinFET制程相當的性能，但成本與風險更低。
FD-SOI技術優(yōu)勢何在？
不同于FinFET制程采用的3D晶體管結構，F(xiàn)D-SOI為平面制程；根據ST官網上的技術數據，F(xiàn)D-SOI有兩大主要創(chuàng)新：首先是采用了埋入氧化物(buried oxide，BOX)超薄絕緣層，放置于硅基板之上 ；接著將超薄的硅薄膜布署于晶體管信道，因為其超薄厚度，信道不需要摻雜(dope)，使晶體管能達到完全空乏。 以上兩種創(chuàng)新技術的結合全名為「超薄基體埋入氧化層全空乏絕緣上覆硅」(ultra-thin body and buried oxide FD-SOI，UTBB-FD-SOI)。
ST表示，與傳統(tǒng)的塊狀硅技術相較，F(xiàn)D-SOI能提供更好的晶體管靜電特性，而埋入氧化層能降低源極(source)與汲極(drain)之間的寄生電容；此外該技術能有效限制源極與汲極之間的電子流動， 大幅降低影響組件性能的泄漏電流(圖1)。 除了透過閘極，F(xiàn)D-SOI也能藉由極化(polarizing)組件底層基板來控制晶體管行為，類似于塊狀硅技術亦可實現(xiàn)的基體偏壓(body bias)。
?
圖1：塊狀硅制程與FD-SOI制程晶體管結構比較
不過塊狀硅技術的基體偏壓非常有限，因為寄生漏電流以及晶體管幾何尺寸縮減之后晶體管效率降低；而FD-SOI因為晶體管結構以及超薄絕緣層，偏壓效率會更好。 此外，埋入氧化層也能實現(xiàn)更高的基體偏壓，達到對晶體管突破性的動態(tài)控制──當基板的極化為正向，也就是順向基體偏壓(FBB)，晶體管切換速度能加快，并因此能優(yōu)化組件性能與功耗。
根據ST的說法，F(xiàn)D-SOI能輕易實現(xiàn)FBB并在晶體管運作期間進行動態(tài)調節(jié)，為設計工程師提供高度彈性，特別是對省電性能與速度有高度要求、性能并非關鍵的組件，因此是物聯(lián)網或可攜式/穿戴式消費性電子裝置應用的理想解決方案。
市場研究機構International Business Strategies (IBS)執(zhí)行長Handel Jones在2014年發(fā)表的一份報告中寫道：「同樣是100mm見方大小的芯片， 采用28奈米FD-SOI制程的成本比塊狀CMOS制程低3%，在20奈米節(jié)點則可以進一步低30%；這是因為帶來更高參數良率的同時，晶圓成本也更低；」此外FD-SOI制程裸晶的復雜度與塊狀CMOS制程比較，低了10%~12%。
Jones進一步表示：「更小的裸晶面積與更高的參數良率之結合，F(xiàn)D-SOI制程在20奈米節(jié)點的產品成本優(yōu)勢會比塊狀CMOS制程多20%；在28奈米節(jié)點，F(xiàn)D-SOI的性能則比20奈米塊狀CMOS高出15%。 」他并指出：「FD-SOI制程在高/低Vdd方面能提供比塊狀CMOS制程更高的能源效率等級(energy efficiency levels)；FD-SOI在位單元(bit cells)上的電源效率也高出塊狀CMOS， 這是因為較低的泄漏電流以及對α粒子更好的免疫力。 」
FD-SOI制程：西方冷、東方熱
不過盡管FD-SOI號稱有上述諸多優(yōu)勢，對于該制程的生產良率、專用晶圓片價格與供應來源穩(wěn)定性，還有大量生產確切時程、整體技術支持生態(tài)系統(tǒng)完整性，產業(yè)界仍有諸多疑慮；因此雖然FD-SOI在歐洲有ST、恩智浦(NXP) 等支持者，三星、GlobalFoundries等也分別積極推廣自家FD-SOI代工業(yè)務，該技術在市場的討論熱度與能見度一直偏低，特別是在西方。
時間來到2017年2月，GlobalFoundries宣布投資100億美元在中國大陸成都高新西區(qū)建立12吋晶圓廠(圖2)，2018年開始營運的第一期生產線會是轉移自該公司新加坡廠之為較成熟的180/130奈米制程， 第二期為轉移自其德國德勒斯登(Dresden)廠的22FDX FD-SOI制程生產線，預計2019年開始營運；此訊息在半導體產業(yè)界引起廣大回響，除了再次昭示了中國發(fā)展本土半導體產業(yè)鏈的企圖心，也代表FD-SOI制程的「 主戰(zhàn)線」將在中國點燃。
圖2：Globalfoundries在中國成都興建12吋廠Fab 11，預計2019年量產的第二階段生產線為22FDX FD-SOI制程
中國早在2015年就對FD-SOI技術表達了高度興趣；當時中國大陸IC設計服務業(yè)者芯原(VeriSilicon)執(zhí)行長戴偉民(Wayne Dai)在接受EE Times記者訪問時即表示， 與其不斷地在FinFET制程方面追趕臺積電或英特爾的腳步，他認為中國應該投資FD-SOI，并以該技術做為低功耗制程的替代方案。 此外上海新傲科技(Simgui)于2015年秋天開始量產首批8吋SOI晶圓片，采用與該公司策略伙伴、法國業(yè)者Soitec的Smart Cut制程技術。
還有一個由中國「大基金」成立的投資平臺，上海硅產業(yè)投資有限公司(National Silicon Industry Group，NSIG)在2016年宣布收購14.5%的Soitec股權；晶圓代工業(yè)者上海華力微電子( Shanghai Huali Microelectronics Corp.) 在GlobalFoundries宣布成都廠投資計劃前，也透露了投資FD-SOI生產線的計劃，但并沒有具體時間表。 這些跡象在在顯示FD-SOI將會是中國半導體產業(yè)發(fā)展藍圖的一部分，并可能讓這個迄今在西方世界市場稍嫌受到冷遇的技術，在東方市場發(fā)光發(fā)熱。
根據Globalfoundries產品管理資深副總裁Alain Mutricy在2017年5月接受EE Times采訪時的說法，該公司在成都投資設廠只是第一步，接下來還將在當地建立FD-SOI生態(tài)系統(tǒng)， 幫助中國無晶圓廠IC設計業(yè)者以及設計服務業(yè)者更容易取得所需的IP與工具。
物聯(lián)網制程戰(zhàn)火即將引爆
2017年9月底，在SOI產業(yè)聯(lián)盟主辦的第五屆上海FD-SOI論壇上，發(fā)表專題演說的GlobalFoundries執(zhí)行長Sanjay Jha再次大力宣傳FD-SOI制程，并以22奈米──采用單次光罩最小節(jié)點，也是適合物聯(lián)網 、便攜設備等對成本/功耗敏感應用，預期將會是市場上的「長壽」節(jié)點──為基準，將該公司的22FDX制程以及英特爾22FFL制程、臺積電22ULP制程的性能比較(圖3)。
圖3：GlobalFoundries、臺積電與英特爾的22奈米制程性能比較
Jha在專題演說后接受EE Times China訪問時表示：「從成本上面來說，22奈米FinFET如果采用平面技術，制程步驟會多一些，制程控制的復雜度很高。 對于FDX，底層的基板成本可能會高一點。 確實很難模擬各自成本的結構，但是考慮到我們在中國晶圓廠的建設投資以及規(guī)模產生的成本效應，從生產的成本來說，相較于英特爾的技術，可能略有優(yōu)勢。 」
在同一場論壇上，IBS執(zhí)行長Jones也進一步提出了FD-SOI制程的閘極成本(cost per gate)分析(圖4)，他指出，28奈米FD-SOI制程與28奈米高介電金屬閘極(HKMG)塊狀CMOS的閘極成本相當， 22奈米FD-SOI的閘極成本也仍具競爭力；而到了下一代的12奈米FD-SOI，因為所需光罩層數較少，閘極成本會比16奈米FinFET制程低22.4%，比10奈米FinFET低23.4%，比7奈米FinFET低27%， 而FD-SOI的低耗電表現(xiàn)當然也優(yōu)于FinFET。
圖4：FD-SOI與FinFET制程閘極成本比較
此外Jones也提出了各制程節(jié)點的軟硬件設計成本比較(圖5)，估計12奈米FD-SOI的設計成本在5,000至5,500萬美元之間，而16奈米FinFET設計成本在7,200萬美元左右， 10奈米FinFET設計成本在1.31億美元左右；因為設計成果的營收需要是成本的10倍，所以12奈米FD-SOI的潛在市場規(guī)模(TAM)會比16奈米與10奈米FinFET更大。
圖5：各制程節(jié)點設計成本比較
綜合FD-SOI低功耗、易于整合RF等特性與成本上的優(yōu)勢，GlobalFoundries將行動裝置、物聯(lián)網、無線通信(5G/LTE/Wi-Fi)，以及汽車(ADAS/車用通訊)視為該制程的熱門應用；Jones則認為， 現(xiàn)有28奈米制程組件中，有九成都適合轉向FD-SOI制程，其TAM規(guī)模在2018年估計達到171億美元(圖6)，到2025年甚至可達184億美元，眾家FD-SOI技術供貨商能實際取得多少營收得各憑本事， 而鎖定物聯(lián)網市場商機的制程大戰(zhàn)已經煙硝四起。
圖6：22奈米FD-SOI制程潛在市場規(guī)模預測
中國IC廠商躍躍欲試，***廠商呢？
根據GlobalFoundries在第五屆上海FD-SOI論壇提供的統(tǒng)計數字，該公司的22FDX制程已經獲得了總計135家客戶的青睞，其中有20家客戶會在2017年底之前進入多項目晶圓(MPW)試產、 這之中又有15家會在2018年底正式投片，而進入測試設計/投片階段的這些客戶中，包括10家來自中國的廠商。
GlobalFoundries于2017年2月宣布于成都興建投資額達百億美元的12吋新廠之后，又于同年5月與成都市政府共同宣布，雙方將合作以6年時間建立一個累計投資規(guī)模超過1億美元的「 世界級的FD-SOI生態(tài)系統(tǒng)」，涵蓋多個位于成都的研發(fā)中心以及與大學院校合作的研究項目，目的是能吸引更多頂尖半導體業(yè)者落戶成都，并使成都「成為下一代芯片設計的卓越中心」。
將加入成都FD-SOI生態(tài)系統(tǒng)的公司包括EDA供貨商Cadence、Synopsys，設計服務業(yè)者芯原、Invecas，還有芯片設計業(yè)者聯(lián)發(fā)科(MediaTek)、瑞芯微(RockChip)、上海復旦微電子( Shanghai Fudan Microelectronics Group Company)等等；芯原的戴偉民在接受EE Times訪問時表示，要從成都FD-SOI生態(tài)系統(tǒng)投資中獲得研發(fā)經費，「每一家公司都必須在成都部署研發(fā)團隊。 」
戴偉民指出，F(xiàn)D-SOI的支持者已經在中國打好基礎，藉由像是上海FD-SOI論壇這樣的活動，持續(xù)向中國本地的芯片業(yè)者與IC設計工程師、政府官員、私人投資基金等大力宣傳；而他認為，要壯大中國的FD-SOI生態(tài)系統(tǒng)有幾個要點 ，包括：使用FD-SOI實現(xiàn)混合訊號和RF設計的可行性、設計服務業(yè)者(如芯原)的支持、實現(xiàn)基體偏壓設計流程和工具，還有設計教學、研討會、大學課程、實驗室和教科書，以及政府的支持。
中國IC業(yè)者對FD-SOI技術躍躍欲試，當地的產業(yè)生態(tài)系統(tǒng)逐漸成形；以全球來看，GlobalFoundries則表示其FD-SOI制程生態(tài)系統(tǒng)FDXcelerator的合作伙伴截至2017年9月已經達到33家(圖7)， 涵蓋半導體產業(yè)鏈上下游業(yè)者。 盡管占據十分少數，***業(yè)者也在其中，包括封測大廠日月光(ASE)、嵌入式內存IP供貨商力旺電子(eMemory)，以及處理器IP供貨商晶心科技(Andes)。
圖7：GlobalFoundries積極為FD-SOI制程建立產業(yè)生態(tài)系統(tǒng)
晶心科技總經理林志明接受EE Times采訪時表示，該公司是在2015年與GlobalFoundries的長期伙伴、美國IC設計服務業(yè)者Invecas合作，將其32位N7處理器核心導入采用FD-SOI制程的參考設計， 后來也獲得了GlobalFoundries的22FDX制程驗證。
他指出，晶心的處理器核心開發(fā)原本就是以低功耗、高效率為訴求，其N7、N8與N9等系列都已經在物聯(lián)網與可攜式消費性電子市場獲得采用，進駐包括智能手表、智能語音助理、游戲機以及隨身卡拉OK麥克風等等裝置， 目標市場與FD-SOI技術的方向一致，以此制程選項搭配晶心的IP，可望為客戶的設計帶來更佳的省電效能。
圖8：晶心科技總經理林志明：FD-SOI制程的終端目標市場正好與我們的產品線非常一致
***的半導體IP供貨商并未在FD-SOI生態(tài)系統(tǒng)中缺席，但***IC設計業(yè)者何時會跟進？ 除了已經準備加入成都FD-SOI生態(tài)系統(tǒng)的聯(lián)發(fā)科技，***本地業(yè)者對此技術的態(tài)度與西方市場一樣偏冷；如半導體測試實驗室宜特科技(iST)表示，據了解正在嘗試FD-SOI設計的***IC業(yè)者仍在少數， 預期對該制程的接受速度會比中國大陸業(yè)者緩慢得多。
結語
***的市場研究機構集邦科技(TrendForce)旗下拓墣產業(yè)研究所半導體研究中心分析師黃志宇表示，目前全球FD-SOI產能的統(tǒng)計數字不易取得，僅能大略估計該制程占據2017年全球晶圓代工銷售的比例為0.2%左右 ；他并指出，中國大陸積極建立FD-SOI產業(yè)鏈，引進晶圓片制造商Soitec、晶圓代工業(yè)者GlobalFoundries，對***晶圓代工業(yè)者的28奈米制程競爭力可能會帶來沖擊。
不過黃志宇也指出，觀察中國FD-SOI產能開出的時間點亦相當重要，必須同時考慮市場上既有晶圓代工業(yè)者的28奈米制程的折舊情形以及FD-SOI的實際產能規(guī)模：「當FD-SOI制程產能規(guī)模小、成本就相對變高， 而若晶圓代工業(yè)者折舊情形良好、將可提供更優(yōu)惠的28奈米制程價格，如此在以成本導向的終端產品競爭上，F(xiàn)D-SOI就未必有利。 」
28奈米制程可說是***晶圓代工雙雄聯(lián)電(UMC)、臺積電的「搖錢樹」，其中臺積電在2017年的28奈米晶圓片出貨量創(chuàng)下了18萬片的新高紀錄，該節(jié)點營收在臺積電2017年第三季仍然是占據當季整體營收最高比例、達到27%， 高于先進的16/20奈米節(jié)點；聯(lián)電則在第三季看到28奈米HKMG的市場需求趨緩。
來勢洶洶的FD-SOI制程將會對現(xiàn)有28奈米晶圓代工市場帶來什么樣的影響？ 中國半導體產業(yè)是否將因為FD-SOI技術的發(fā)展而改寫歷史？ 臺積電即將開出的22奈米新制程又是否能取得市場動力？ 為物聯(lián)網市場商機，聯(lián)電在28奈米制程之后又將祭出甚么新「武器」？ 2018年半導體市場的發(fā)展局勢值得陸續(xù)觀察！
? ? ? ? ? ? ? ? ? ?
工商網監(jiān)
評論