基于解碼芯片AD2S1205的旋變位置解碼系統(tǒng)方案

1.引言

隨著永磁同步電機(jī)在工業(yè)、農(nóng)業(yè)、航天等各領(lǐng)域的廣泛應(yīng)用，永磁同步電機(jī)在電動汽車驅(qū)動系統(tǒng)領(lǐng)域也得到同步發(fā)展。眾所周知，永磁同步電機(jī)的穩(wěn)定可靠運(yùn)行，需要安裝位置傳感器來檢測位置信號。因旋轉(zhuǎn)變壓器（簡稱旋變）通過與相應(yīng)的解碼芯片配合即可對電機(jī)轉(zhuǎn)子位置進(jìn)行檢測，所以旋變作為較為可靠的絕對位置傳感器被廣泛采用。目前很多專家學(xué)者開始研究旋變位置解碼系統(tǒng)，隨著旋變及其解碼芯片技術(shù)的不斷發(fā)展，旋變的可靠性更高，解碼電路也更加緊湊。本文采用當(dāng)前最新一代可變磁阻旋變和與之配合的解碼芯片AD2S1205，設(shè)計(jì)了相應(yīng)的旋變位置解碼系統(tǒng)，并通過測試系統(tǒng)驗(yàn)證了系統(tǒng)的可靠性。

2.旋變工作原理

旋變的通常配置是初級繞組位于轉(zhuǎn)子上，兩個二次繞組位于定子上。本系統(tǒng)采用的可變磁阻旋變的轉(zhuǎn)子上則不存在繞組，如圖1所示，初級繞組和二次繞組均位于定子上，轉(zhuǎn)子的這種特殊設(shè)計(jì)可使得次級耦合隨著角位置變化而發(fā)生正弦變化。

無論何種配置，旋變正弦繞組的輸出電壓是S1-S3，余弦繞組的輸出電壓是S2-S4，如（1）式和（2）式所示。其中：θ為軸角，ω為轉(zhuǎn)子激勵角頻率，E0為轉(zhuǎn)子激勵幅度。

可變磁阻旋變初級繞組采用交流基準(zhǔn)源激勵，兩個次級繞組機(jī)械上交叉90°。定子二次繞組上耦合出的電壓幅度是轉(zhuǎn)子相對于定子角位置θ的函數(shù)，旋變輸出信號如圖2所示。

轉(zhuǎn)換器跟蹤軸角θ的原理為，轉(zhuǎn)換器產(chǎn)生輸出角φ，然后反饋φ以與輸入角θ相比較。當(dāng)轉(zhuǎn)換器正確跟蹤輸入角度時，二者之間的誤差將被驅(qū)動至0。為了測量誤差，將（1）式乘以cosφ，（2）式乘以sinφ，其差值為：

當(dāng)角度誤差（θ-φ）的值很小時，（4）式即近似等于0E（θ-φ）。AD2S1205具備一個由相位敏感解調(diào)器、積分器和補(bǔ)償濾波器形成的閉環(huán)系統(tǒng)，可力求使誤差信號歸零。當(dāng)該目標(biāo)實(shí)現(xiàn)時，在轉(zhuǎn)換器的額定精度范圍內(nèi)，輸出角φ即等于旋變角度θ。

3.硬件電路設(shè)計(jì)

硬件電路的設(shè)計(jì)是圍繞AD公司的解碼芯片AD2S1205展開的。首先，該芯片是一款完整的12位分辨率跟蹤分解器數(shù)字轉(zhuǎn)換器，內(nèi)置可編程正弦波振蕩器，為旋變提供正弦波激勵，工作頻率范圍為8.192MHz±25%。該芯片采用Type II跟蹤環(huán)路，可用于跟蹤輸入信號，并將正弦和余弦輸入端的信息轉(zhuǎn)換為角度和速率所對應(yīng)的數(shù)字量，其最大跟蹤速率是外部時鐘頻率的函數(shù)。Type II跟蹤環(huán)路能夠連續(xù)輸出位置數(shù)據(jù)，且沒有轉(zhuǎn)換延遲，它還能提供噪聲抑制，以及參考和輸入信號的諧波失真容限。

圖3為旋變解碼電路原理圖。首先由AD2S1205解碼芯片產(chǎn)生差分正弦勵磁信號，經(jīng)過運(yùn)放放大、跟隨后，通過推挽的方式輸出到電機(jī)旋變。電機(jī)旋變返回的差分信號S1-S3、S2-S4，經(jīng)IC26運(yùn)算后送AD2S1205進(jìn)行處理。SINLO和COSLO同時接入到REFOUT的目的是增強(qiáng)信號的穩(wěn)定性，信號放大倍數(shù)為1.5。

針對故障檢測，芯片內(nèi)部有相關(guān)的故障檢測功能，其相關(guān)故障的優(yōu)先等級和故障碼如表1所示。

電平轉(zhuǎn)換芯片采用74ALVCH164245，此芯片把旋變信號轉(zhuǎn)為3.3V后送單片機(jī)，其電路如圖4所示。

4.軟件設(shè)計(jì)

4.1 復(fù)位時序

圖5為AD2S1205復(fù)位驅(qū)動時序。

當(dāng)AD2S1205的電源電壓小于4.5V時，AD2S1205處于低電壓復(fù)位狀態(tài)，LOT/DOS同時為低電平指示，系統(tǒng)復(fù)位無信號。當(dāng)電源電壓超過4.5V以后，RESET管腳需保持有效電平至少10μs以上，使得AD2S1205芯片復(fù)位。在復(fù)位無效后，AD2S1205需要至少20ms時間，使得內(nèi)部電路能夠穩(wěn)定工作，并且追蹤電路能夠穩(wěn)定追蹤輸入角度。經(jīng)過20ms的穩(wěn)定工作時間后，SAMPLE有效并且保持一段時間，復(fù)位軟件流程如圖6所示。

4.2 并口數(shù)據(jù)讀取時序

圖7為通過并行接口讀取AD2S1205數(shù)據(jù)的驅(qū)動時序。并口數(shù)據(jù)讀取時序從SAMPLE有效開始，SAMPLE必須保持264ns有效時間，鎖存內(nèi)部角度/速度數(shù)據(jù)至角度/速度寄存器中，然后在SAMPLE有效后750ns，MCU才能控制CS管腳有效，使鎖存允許，并采用RD的下降沿鎖存角度/速度寄存器中的一項(xiàng)數(shù)值內(nèi)容至數(shù)據(jù)管腳（并口模式）。RDVEL決定鎖存角度寄存器還是速度寄存器，所以在RD下降沿的前5ns和后7ns，RDVEL必須保持穩(wěn)定不變。在RD下降沿，延時12ns后，即可從并口讀取角度數(shù)據(jù)或者速度數(shù)據(jù)。

5.實(shí)驗(yàn)結(jié)果

實(shí)驗(yàn)測試系統(tǒng)由測試驅(qū)動板，旋變和拖動電機(jī)組成，如圖8所示。拖動電機(jī)旋轉(zhuǎn)帶動旋變運(yùn)行于不同的轉(zhuǎn)動角度和轉(zhuǎn)動速度上，由解碼電路輸出勵磁信號，驅(qū)動旋變，同時接收反饋的正、余弦信號，解析旋變的轉(zhuǎn)動角度和轉(zhuǎn)動速度。通過使用仿真器，在初始化函數(shù)的前后設(shè)置斷點(diǎn)控制函數(shù)調(diào)試過程，并觀察函數(shù)運(yùn)行結(jié)果是否正確。通過示波器，觀察函數(shù)運(yùn)行后相關(guān)管腳上的驅(qū)動時序是否正確，并觀測RESET/SAMPLE/LOT/DOS管腳。在初始化執(zhí)行過程中，需參照復(fù)位時序觀察MCU控制的RESET和SAMPLE管腳是否在對應(yīng)時間送出對應(yīng)電平或者脈沖，需觀察如果系統(tǒng)硬件連接正常，DOS/LOT管腳是否在初始化后輸出高電平指示，或者如果系統(tǒng)硬件連接不正常（比如旋變接線斷路），DOS/LOT管腳是否在初始化后輸出對應(yīng)故障信號。

圖9為AD2S1205的初始化函數(shù)調(diào)用時的總圖。

框a為開始調(diào)用初始化函數(shù)的時間點(diǎn)位置，在這個時間點(diǎn)，RESET管腳送出15μs的復(fù)位有效低電平脈沖，同時置高SAMPLE/CS_RD兩路管腳為無效高電平?？騜為結(jié)束初始化函數(shù)的時間點(diǎn)位置，在這個時間點(diǎn)，SAMPLE送出400ns采樣有效低電平脈沖，然后讀取DOS/LOT狀態(tài)供應(yīng)用層使用。初始化函數(shù)整體時間為30ms，即RESET復(fù)位結(jié)束到SAMPLE有效讀取DOS/LOT狀態(tài)的延時時間為30ms。讀取位置測試程序每100μs調(diào)用一次角度函數(shù)和速度函數(shù)，測試結(jié)果如圖10所示。

圖10中SAMPLE有效時間為427ns；SAMPLE無效時間至讀取角度/速度延時為750ns；RDVEL管腳選擇讀取角度/速度的延時為90ns；CS_RD有效時間為480ns，基本反映出從CS_RD下降沿至讀取角度/速度的延時時間，CS_RD無效至下一次讀取時間為200ns。

因此，測試所得AD2S1205的讀取角度函數(shù)，與其驅(qū)動時序符合。測試所得AD2S1205的讀取速度函數(shù)，與其驅(qū)動時序符合。通過仿真器驗(yàn)證，測試程序讀取得到的角度值和速度值，也均符合預(yù)期。

6.結(jié)論

本文基于旋變及其解碼芯片的原理和特點(diǎn)，提出了一種旋變位置解碼系統(tǒng)的設(shè)計(jì)方案。試驗(yàn)結(jié)果表明，本方案的硬件和軟件設(shè)計(jì)均滿足電機(jī)位置解碼要求，并且時序正確。