電子發(fā)燒友App
基本組合邏輯電路
一、 實(shí)驗(yàn)?zāi)康?
⒈ 掌握一般組合邏輯電路的分析和設(shè)計(jì)方法。?
⒉ 熟悉集成優(yōu)先編碼器的邏輯功能及簡(jiǎn)單應(yīng)用。?
⒊ 熟悉七段譯碼顯示器的工作原理及使用方法。?
二、預(yù)習(xí)和實(shí)驗(yàn)前準(zhǔn)備?
⒈ 預(yù)習(xí)組合邏輯電路的分析方法和設(shè)計(jì)方法。?
⒉ 熟悉所用集成電路的功能及外引線(xiàn)排列。?
⒊ 熟悉全加器、優(yōu)先編碼器、七段譯碼顯示器的工作原理。?
三、實(shí)驗(yàn)設(shè)備與器材?
⒈ DLB-1實(shí)驗(yàn)箱?
⒉ T065二輸入端四與非門(mén)三塊，74LS136四異或門(mén)一塊、T4148編碼器一塊
、T337七段譯碼 器一塊、BS205數(shù)碼管一塊
四、實(shí)驗(yàn)內(nèi)容及步驟?
⒈ 分析全加器的邏輯功能。?
（1） 用TTL與非門(mén)組成一個(gè)全加器。選用三塊T065二輸入端四與非門(mén)(參
照?qǐng)D15-1)，按圖15-2所 示電路在多孔插座板上連接電路。注意：VＣＣ?接5V，
GND接地，Ai、Ｂi、
Ｃi１?分別接不同的邏輯開(kāi)關(guān)K，Ｓ?i、Ｃ?i接不同的發(fā)光二極管顯示器L。?
?(2)根據(jù)圖15-2與出全加器電路輸出端Si、Ｃi的邏輯表達(dá)式，列出真值表，
并根據(jù)真值表畫(huà)Ｓi、Ｃi的卡諾圖。? ??
圖15-1 T065引腳排列圖?(參考實(shí)驗(yàn)室展板)
表15－1?全加器邏輯功能
?
|
??? Ai |
???? Bi |
??? Ci-1 |
???? Si |
???? Ｃi |
|
0 0 0 0 1 1 1 1 |
0 0 1 1 0 0 1 1 |
0 1 0 1 0 1 0 1 |
? |
? |
?
(3)按表15-1，改變輸入端Ai、Bi和Ci-1?所接邏輯開(kāi)關(guān)的狀態(tài)，記錄對(duì)應(yīng)
的Si和Ｃi狀態(tài)值填入表中，比較實(shí)驗(yàn)結(jié)果與理論值。?
⒉ 驗(yàn)證四位兩個(gè)二進(jìn)制數(shù)不等比較器邏輯功能?
(1)?選用一塊異或門(mén)74LS 136和一塊T063與非門(mén)，在多孔插座實(shí)驗(yàn)板上，
按圖5-3連好線(xiàn)構(gòu)成 四位兩個(gè)二進(jìn)制數(shù)不等比較器。?
(2)根據(jù)四位比較器邏輯圖寫(xiě)出Z的函數(shù)表達(dá)式。?
?? 圖15-3 四位比較器接線(xiàn)圖?
(3)A０、Ａ１、Ａ２、Ａ３、Ｂ０、B1、B2、B 3分別接不同的邏輯開(kāi)關(guān)K，
Z接發(fā)光二極管L。驗(yàn)證比較器是否符合下列邏輯關(guān)系：?
當(dāng)兩個(gè)數(shù)中的任一個(gè)或一個(gè)以上的對(duì)應(yīng)位不同時(shí)，其輸出Z為“1”，而當(dāng)兩個(gè)
數(shù)的對(duì)應(yīng)位全 部相同時(shí)，其輸出Z為“0”。?
⒊ 優(yōu)先編碼器功能測(cè)試?
在計(jì)算機(jī)中，優(yōu)先編碼器應(yīng)用甚廣。8線(xiàn)-3線(xiàn)優(yōu)先編碼T4148(T1148)，具有
高位優(yōu)先被編碼 的特點(diǎn)；輸出為8421碼的反碼；輸入是低電平“0”實(shí)現(xiàn)編碼。
在邏輯關(guān)系上I0輸 入為最低位I7輸入為最高位，按高低順序依次排隊(duì)編碼。S
為使能端，YS為選通 端，YＥＸ?作為擴(kuò)展輸出。當(dāng)S＝0時(shí)，
允許編碼；當(dāng)S＝1時(shí)，所有輸 出門(mén)Y０至Y２及YＳ、ＹＥＸ均被封鎖，編碼禁
止。?
?? 圖15-4 T4148編碼器外引線(xiàn)功能端排列圖?
?? 圖15-5 T4148優(yōu)先編碼器功能測(cè)試圖?
(1)將優(yōu)先編碼器T4148(或T1148)按圖5-5接好線(xiàn)。輸入端I０～I(xiàn)７分別 接不
同的邏輯開(kāi)關(guān)K，輸出端C、B、A分別接發(fā)光二極管。?
(2)改變輸入狀態(tài)，觀(guān)察輸出對(duì)應(yīng)狀態(tài)，并填入表15-2中。?
I7 I6 I5 I4 I3 I2 I1 I0 ? C B A
0 × × × × × × ×??
?1???? 0??? ×?? × × × × ×??
?1???? 1???? 0???? × × × × × ??
?1???? 1???? 1???? 0?????? × × × ×??
?1??? 1???? 1????? 1?????? 0?????? × × ×??
?1???? 1???? 1????? 1????? 1?????? 0????? × ×??
?1???? 1???? 1????? 1????? 1?????? 1????? 0????? ×??
?1???? 1????? 1????? 1????? 1????? 1????? 1?????? 0??
表15-2?優(yōu)先編碼器功能
?
⒋ 七段譯碼顯示電路功能測(cè)試??
??圖15-6? T337外引腳排列圖??? 圖15-7? 七段譯碼顯示電路圖
(1)選用七段字形譯碼器T337和BS205共陰極型數(shù)碼管，按圖15-7接好線(xiàn)。?
(2)將輸入端A、B、C、D分別接不同的邏輯開(kāi)關(guān)K，改變輸入狀態(tài)，觀(guān)察數(shù)碼
管顯示情況，并把結(jié)果填入表15-3中。?
表15-3? 七段字形譯碼器邏輯功能
?
⒋ 七段譯碼顯示電路功能測(cè)試??
??圖15-6? T337外引腳排列圖??? 圖15-7? 七段譯碼顯示電路圖
(1)選用七段字形譯碼器T337和BS205共陰極型數(shù)碼管，按圖15-7接好線(xiàn)。?
(2)將輸入端A、B、C、D分別接不同的邏輯開(kāi)關(guān)K，改變輸入狀態(tài)，觀(guān)察數(shù)碼
管顯示情況，并把結(jié)果填入表15-3中。?
表15-3? 七段字形譯碼器邏輯功能
?
|
? D?? C?? B??? A |
?? 字? 形 |
?? D??? C??? B??? A |
?? 字? 形 |
|
0???? 0??? 0??? 0 0???? 0??? 0??? 1 0???? 0??? 1??? 0 0???? 0??? 1??? 1 0???? 1??? 0??? 0 |
? |
0???? 1??? 0??? 1 0???? 1??? 1??? 0 0???? 1??? 1??? 1 1???? 0??? 0??? 0 1???? 0??? 0??? 1 |
? |
?????????
說(shuō)明：本實(shí)驗(yàn)電路圖請(qǐng)參考實(shí)驗(yàn)室展板
?
五、實(shí)驗(yàn)報(bào)告要求?
⒈ 根據(jù)實(shí)驗(yàn)測(cè)試結(jié)果，按表15-1列出由與非門(mén)組成的全加器狀態(tài)真值表，寫(xiě)
出Ｓi和Ｃi邏輯表達(dá)式，并同理論值進(jìn)行比較。?
⒉ 寫(xiě)出四位比較器輸出端Z的函數(shù)表達(dá)式。?
⒊ 按表15-2整理優(yōu)先編碼器的實(shí)驗(yàn)數(shù)據(jù)，并分析實(shí)驗(yàn)結(jié)果，說(shuō)明電路功能。?
⒋ 按表15-3整理七段譯碼顯示電路的觀(guān)察結(jié)果。?
工商網(wǎng)監(jiān)
評(píng)論