一種新型多DSP并行處理結構

傳統(tǒng)的雷達信號處理系統(tǒng)的設計是根據(jù)具體的需求確定算法流程以及硬件結構的。這導致了系統(tǒng)升級的困難加大。當信號處理的內容改變、要求處理的數(shù)據(jù)量加大、改進處理算法時，必須對整個系統(tǒng)進行重新設計。

利用軟件無線電的原理，可以構建通用的硬件平臺，輔之以必要的軟件系統(tǒng)，能實現(xiàn)各種信號處理功能。

本結構采用高速浮點DSP（ADSP-21161N）。ADSP-21161集成了一個性能優(yōu)良的浮點DSP核和豐富的在片功能，并且提供了實用可靠的多處理器互聯(lián)及并行處理的方式。以六片ADSP-21161N構成的多處理器結構具有強大的處理能力，可以完成各種高速實時信號處理功能。

實時信號處理要求巨大的計算量與超高速的計算速度，而現(xiàn)在的單片DSP很難滿足要求，因此必須采用合理的多DSP并行計算結構。雷達信號處理的特點要求處理結點具有大的I/O帶寬，以實現(xiàn)高數(shù)據(jù)吞吐能力，通用的系統(tǒng)還必須支持多種算法，因此應能根據(jù)不同并行算法的要求靈活地改變多DSP并行計算的拓撲結構，并提供方便多樣的相互通信手段。

圖1

1 ADSP-21161N芯片簡介

ADSP-21161N是美國ADI公司近斯推出的功能強大的32bit浮點DSP芯片，采用超級哈佛結構，擁有多條內部總線、高速運算單元、大容量存儲器、靈活多樣的外部接口。它的核心工作頻率可達100MHz，外部總線工作頻率可達50MHz。由于其內部包括兩組處理單元，每組又運用三級流水線結構進行處理，故而運算處理速度可達達到600MIPS，以此來實現(xiàn)DSP的低工作頻率、高處理能力的功能可以降低功耗。

大容量內部雙端口SRAM，容量可達到1Mbit，分成兩個存儲區(qū)，一個周期可同時完成指令代碼及操作數(shù)的存取，并可任意設置成16位、32位或48位字寬，給不同的應用帶一籽方便。

主機（HOST）與多處理器接口無需外部電路，依靠片內總線仲裁邏輯和DMA控制器的支持，能夠方便地構成緊耦合的共享總線/共享存儲器的并行系統(tǒng)。在片的SDRAM控制器，可直接管理SDRAM，多DSP之間可以很好地協(xié)調共同使用SDRAM，從而構成一個一體化的處理系統(tǒng)。

兩套雙向高速LINK數(shù)據(jù)傳輸，每套LINK口受獨立的DMA控制 器、發(fā)送/接收數(shù)據(jù)FIFO的支持，可進行最高達100MB/s的高速數(shù)據(jù)傳，大大提高了并行處理能力，可借以構成松耦合的分布式并行系統(tǒng)。

另外，還有SPI接口、可編程I/O管腳（FLAG）以及同步串口等通信端口。

2 多處理器系統(tǒng)基本結構

在多處理器系統(tǒng)中，處理器節(jié)點之間的通信通常使用兩種方案：一種方案是使用專門的點對點通信信道；另一種方案是節(jié)點之間通過個共享的全局存儲器和一條并行總線進行通信。這兩種解決方案則構造了兩種多DSP結構，即數(shù)據(jù)流式結構和簇式結構。

2.1 數(shù)據(jù)流工多處理器結構

數(shù)據(jù)流式多處理器結構應用ADSP-21161N的鏈路口進行點對點通信。系統(tǒng)的算法可以分解成多個部分，分別由多個處理器節(jié)點執(zhí)行，并將數(shù)據(jù)按順序放到由處理器節(jié)點構成的“流水線”上。這樣的系統(tǒng)結構特別適合于對計算帶寬要求高、靈活性要求低的應用。但作業(yè)一個通用的處理平臺，必須做到靈活性強，因此本文所介紹的系統(tǒng)并沒有應用數(shù)據(jù)流式結構，而是簇式結構。

    2.2 族式多處理器結構

族式多處理器結構適合于需要一定靈活性的應用，特別是當一個系統(tǒng)必須我種不同任務，而其呈些可有需要并發(fā)運行的情況。簇式多處理器結構如1所示。

ADSP-21161N的內部存儲器是針對滿足多處理器系統(tǒng)I/O的需要設計的，片內的雙口RAM允許在處理器核進行雙數(shù)據(jù)訪問的同時進行全速的處理器間傳送，而不需要從處理器核竊取周期使處理器保持完整的100MIPS、600MFLOPS的性能。通過軟件的設計，6片ADSP-21261N組成的一個統(tǒng)一的族式多處理器系統(tǒng)，可以將多處理器配置成數(shù)字并行或者是控制并行系統(tǒng)。由于各處理器節(jié)點內核之間不相互制約，這樣一個系統(tǒng)可以達到3600MFLOPS的運算速度，對于通常的信號處理工作完全可以做到實時處理。

簇內存在一個瓶頸，這是因為在每個周期里只有兩個處理器可以通過共享的總線進行通信，其它的處理器則被阻塞，直到總線被釋放為止。由于ADSP-21161N也可以在一個族中進行點對點的鏈路口傳送，該瓶頸很容易被消除。通過普通總線可以動態(tài)的建立和激活處理器間的數(shù)據(jù)鏈接。由于ADSP-21161N僅有兩個鏈接口，各處理器間只能兩兩相連構成一條鏈路，不相鄰的兩個處理器節(jié)點之間的通信則要通過中間節(jié)點給予支持。但由于ADSP-21161N的鏈路口數(shù)據(jù)傳輸速率為100MB/s，而且傳輸字寬為8bit，基本可以消除此瓶頸的影響。

2.3 多處理器總線仲裁

多個ADSP-21161N可以共享外部總線，而不需要另外的仲裁電路。總線仲裁是通過使用BR1-BR6、HBR和HBG等信號完成的。BR1-BR6在多個ADSP-21161N之間進行仲裁，HBR和HBG完成ADSP-21161N主處理器和主機處理器之間的部控制權傳遞?？偩€仲裁可以采用跑步 同的優(yōu)先權機制解決總線請求的競爭：固定優(yōu)先權和循環(huán)優(yōu)先權。RPBA管腳決定使用哪種優(yōu)先權機制。當RPBA為高電平時選擇循環(huán)優(yōu)當RPBA為低電平野外選擇固定優(yōu)先。由于循環(huán)優(yōu)先機制控制比較復雜，因此一般可和固定優(yōu)先機制，經(jīng)過實驗檢驗，固定優(yōu)先機制很容易用，而且效果不錯。在固定優(yōu)先機制中，參與競爭總線的ADSP-21161N中，ID號最小的ADSP-21161N將成為主處理器，從而可以將先級羅高的處理工作放在ID號較小的處理器中。在軟件優(yōu)先權控制上則需要較少的運算開銷。

多處理器系統(tǒng)中各ADSP-21161N之間的BR1-BR6要連在一起，用到的BRx線的數(shù)量等于系統(tǒng)中ADSP-21161N的數(shù)量。每個處理器驅動與自身ID2-0輸入相對應的BRx管腳，并且監(jiān)視其它處理器的BRx管腳。如果系統(tǒng)中的ADSP-21161N少于6片，未用的BRx管腳應上拉為高電平。

3 多DSP并行處理結構的實現(xiàn)

ADSP-21161N具有設計多處理器系統(tǒng)的功能，包括總線控制仲裁、對其它ADSP-21161N的內部存儲器和IOP寄存器的訪問等。在多個ADSP-21161N共享總線式多處理機系統(tǒng)中，任何一個處理器都可成為總線控制者。

實現(xiàn)一個典型的多DSP并行處理結構，各處理器的三大總線要全部相連。圖2給郵一個基本的多處理器系統(tǒng)結構圖。在多系統(tǒng)中，某一時刻總線由主處理器控制，并且主處理器驅動所總線。由于民多處理器后，包括片內存儲器以及IOP寄存器在內的所有地址空間是統(tǒng)一編址的，因此事實上只有兩個節(jié)點（處理器或外設）在同時刻在總線上活動，而此刻總線對于其它節(jié)點來諳阻塞的。這，其它接口點能通過鏈路口或者FLAG標志口進行點對點通信來交換數(shù)據(jù)和消息。

在多處理器系統(tǒng)中，各控制線上除主DSP外的其它所有節(jié)點都屬于負載，所以對于每一根控制線來說都是一個多負載的連接，必須在每個DSP附近接串接電阻以增強驅動能力，否則會由于驅動能力不足而導致所進行的操作失效。另外在所有低電平有效的一上應接上拉電阻，以保證在沒有進行操作時從DSP以及外接不會接收到虛假的指令。由于本系統(tǒng)是一個獨立的結構，并沒有與外部主機相連，故主機接口控制線在各DSP相連的情況下，應像其它未用管腳一樣根據(jù)ADI技術文檔的要求進行處理。而本結構與外部的通信可以通過同步串口工者在總線上掛接一片雙端口RAM來進行。

另外多處理器系統(tǒng)的時鐘、復位步問題一個決定系統(tǒng)工作正常與否的關鍵問題，各DSP的復位信號可同時接到看門狗的輸出端。時鐘信號必須在阻抗可控的傳輸線中傳輸，為保證各DSP的時鐘信號之間不存在相位差，或者說相位差在系統(tǒng)允許的范圍內，一般應采取始端連接的方式。圖3給出串聯(lián)傳線分配時鐘的例子，它允許在不同的路徑中存在延時，每個設備必須在線的終端。傳路徑必須均勻分布，以使各路徑上的傳輸延遲相互匹配。匹配的反相器必須在同一IC上，且相互之間的時間滯后差必須小于1ns。

    并行處理系統(tǒng)的硬件結構搭建好后，如何才能很好地發(fā)揮其超強的處理能力，則要靠軟件的設計來實現(xiàn)。為適應計算任務的多樣性，可以采用1片ADSP-21161N作任務管理器，另外5片ADSP-21161N作運算器的主、從式拓撲結構。這樣做還有利于實現(xiàn)指令間的流水處理，提高執(zhí)行效率。而軟件實現(xiàn)是可以根據(jù)具體的要求來完成，考慮到系統(tǒng)的高速、高效、實時性，軟件可采用ADSP-21161N匯編語言進行編程。

本文以通用高速實時信號處理系統(tǒng)的設計為應用背景，提出了一種由6片ADSP-21161N構成的并行處理結構。它充分利用ADSP-21161N芯片本身支持多處理器并行運算的特點構成了式多處理器結構，并輔以鏈路口互取決的點到點通信、FLAG標志互連的消息傳送等靈活多樣的通信方式，具有運算能力強、I/O帶寬寬、通信手段方便多樣、能靈活地改變拓撲結構、可擴民有、通用性強等特點。以此并行處理結構為核心輔之高數(shù)據(jù)采集系統(tǒng)，快捷用高速FPGA作為系統(tǒng)控制設計實現(xiàn)了通用高速實時信號處理系統(tǒng)。實驗表明，這種并行計算結構易于控制，工作效率高，并且穩(wěn)定可靠。